相位噪声最优化装置及方法
【技术领域】
[0001] 本发明涉及数码PLL(PhaseLockedLoop-锁相环路）技术，更详细地说，设置可 变型的PLL(PhaseLockedLoop-锁相环路）的环路滤波器而维持对环境变化的相位噪声 最优化的装置及方法。
[0002] 尤其，本发明的相位噪声最优化装置及方法是为了最小化输出信号抖动，以 减少两个信号（基准信号/反馈信号）间相位错误为目标，使PFD(PhaseFrequency Detector-相频检测器）增益及环路滤波器带宽可变。
【背景技术】
[0003] 图1中图示了呈现一般的数码PLL的构成的图。参照图1，数码PLL(PhaseLocked Loop-锁相环路）包括适应性PFD(PhaseFrequencyDetector-相频检测器）110、适应性 环路滤波器 120、iDAC(currentDigital-to-AnalogConverter-电流数模转换器）130、 IC0(currentControlledOscillator-电流控制振荡器）140 及分割器 150 等。
[0004] 适应性PFD110接收基准信号和反馈信号，决定该两个信号间的相位错误，各个相 位比较期间内提供PFD值。为获得快速的频率及减少抖动（相位晃动）而调整PFD大小。
[0005] 并且，对最优化的判断基准为适应性PFD110的基准时钟及反馈信号的相位错误 程度。因此，PFD110为了最小化时间上的相位错误，调节PFD的输出电流大小和适应性环 路滤波器的带域。
[0006] 每次接收PFD值，更新其输出，检测到大错误值时，扩大PLL环路带宽，检测到小 的平均相位错误时，缩小环路带宽。通过调整电流源和单一一终端电流源量子可呈现的 iDAC130把环路滤波器输出变换为模拟电流。
[0007]IC0140提供振荡器信号，该信号具有根据iDAC输出而决定的相位。把分割器 信号分割为因子N，提供反馈信号。图1中图示的数码PLL记载于韩国专利注册编号第 10-1040915号，因此省略详细说明。
[0008] 但是，这种PLL构成，与系统带宽无关，设有可变要素（PFD/环路滤波器）输出信 号而能够最小化抖动，在实际适用系统中不能视为已实现抖动最优化。
[0009]并且，如FMCW(FrequencyModulatedContinousWave-调频连续波）雷达等，根 据时间快速扫描频率的情况下，通过相位错误的环路带宽调节无法具有充分的时间，实际 上很难实现相位噪声最优化。
[0010] 若详述，根据PLL(PhaseLockedLoop-锁相环路）相位噪声的RMSJitter(抖动） 是雷达系统中决定信号与噪音的比例的重要因素，是决定角分辨率及最大探测距离的重要 因素。
[0011] 这种PLL的相位噪声在负反馈结构中添加或减少构成此的众多噪声要素而形成， 这时决定相位噪声的主要因素为环路的带宽。常温下，即使为最小化相位噪声而调节环路 滤波器的带宽，根据温度特别是VC0(VoltageControlledOscillator-压控振荡器）的特 性值产生变化时，整体环路带宽会改变，导致相位噪声产生变化。
[0012] 如上述涉及的技术，一般，为了对这种环境变化也能维持相位噪声的最优化，提出 过环路滤波器的带宽可变的适应型结构。
[0013] 这种适应型结构中判断相位噪声的最优化的基准是PFD(PhaseFrequency Detector-相频检测器）的相位错误且为使其最小化，使环路滤波器的带宽是可变。但是， 考虑构成PLL的各要素的相位噪声影响性，这种方法在实际系统中无法成为最优化判断基 准。
[0014] 并且，已公开的方法无法适用于像车辆用雷达等频率根据时间而快速产生变化的 FMCW结构。因为频率根据时间快速变化时，PFD的相位错误按各变化等级而持续产生变化。
[0015] 专利文献
[0016] 1、韩国专利注册编号第10-1040915号
[0017] 2、韩国公开专利编号第10-2013-0079868号
[0018] 3、韩国专利注册编号第10-1298621号
【发明内容】
[0019](要解决的技术问题）
[0020] 本发明为了解决根据上述【背景技术】的问题点而提出，其目的在于提供一种相位噪 声最优化装置及方法，设置PLL(PhaseLockedLoop-锁相环路）的环路滤波器为可变型， 能够维持对环境变化的相位噪声最优化。
[0021] 并且，本发明提供一种相位噪声最优化装置及方法，用于相位噪声最优化的判断 基准不是根据PFD的相位错误，而是自行产生的拍频的RMS(RootMeanSquare-均方根）Jitter(抖动）大小。
[0022] 并且，本发明的另一目的在于，提供一种相位噪声最优化装置及方法，利用所述结 构而在FMCW(FrequencyModulatedContinousWave-调频连续波）雷达也能实现实时相 位噪声的最优化补正。
[0023] 并且，本发明的又一目的在于提供一种通过自行产生的差拍信号的带域限制而接 收相应带域的相位错误、能够实现已公开的技术无法实现的适用系统带宽中最优化相位噪 声的最优化装置及方法。
[0024](解决问题的手段）
[0025] 本发明为实现所述技术问题，提供一种相位噪声最优化装置，设置PLL(Phase LockedLoop-锁相环路）的环路滤波器为可变型，能够维持对环境变化的相位噪声最优 化。
[0026] 所述相位噪声最优化装置，其特征在于，包括：
[0027] 电压控制振荡器，输出相当于输入电压的输出频率；
[0028] 电力分配机，为产生线性调频信号所需的反馈环路控制或拍频的产生而分配输出 电力量；
[0029] 第1耦合器，为线性调频信号或拍频的产生，连接输出电力量；频率分频器，为产 生线性调频信号，对输出频率进行分频而产生反馈信号分频频率；
[0030] 相位检测器，产生相当于反馈信号分频频率和基准时钟频率间相位差的电荷；
[0031] 环路滤波器，根据带宽，把电荷变换为输入电压；
[0032] 第2耦合器，分配输出电力量，产生用于产生拍频的调变或解调信号；
[0033]第1混频器，利用频率上调变换，由线性调频信号产生调变信号；
[0034] 第2混频器，解调调变信号而产生拍频；
[0035]MCU(MicroControlledUnit-微控制单元），比较生成的拍频的相位错误大小与 预先设定的初始值，调节所述环路滤波器的带宽。
[0036] 并且，还包括：第1基准频率振荡器，把用于所述频率上调变换的基准频率提供到 所述第2混频器；及第2基准频率振荡器，把所述基准时钟频率提供到所述相位检测器。[0037] 并且，所述线性调频信号利用预先设定的线性调频信号的初始信息值而产生，所 述初始信息值包括频率带宽、频率偏差（deviation)、维持时间（dwelltime)及频率阶跃 个数中的至少一个以上。
[0038] 并且，还包括：LPF(LowPassFilter-低通滤波器），通过带域限制而限制所述相 位错误大小；及ADC(Analog-to_DigitalConverter:模拟-数字转换器），把拍频从模拟信 号变换成数码信号并提供到所述MCU。
[0039] 并且，所述相位错误大小为RMS(RootMeansSquare:均方根）抖动大小，所述MCU 通过在拍频下的电压峰点，计算RMS(RootMeansSquare:均方根）抖动。
[0040] 并且，所述LPF具有相当于雷达系统的带宽的通频带，所述通频带根据所述相位 错误的大小而变更，雷达系统为FMCW(FrequencyModulatedContinousWave-调频连续 波）雷达系统。
[0041]并且，所述线性调频信号的产生路径为电压控制振荡器、第1耦合器、频率分频 器、相位检测器、环路滤波器的顺序。
[0042] 并且，所述差拍信号的产生路径由信号调变路径及信号解调路径构成，所述信号 调变路径为加上第2基准频率振荡器的第1路径和电压控制振荡器、电力分配机、第1耦合 器、第2耦合器的第2路径的路径，所述信号解调路径为加上电压控制振荡器、电力分配机、 第1耦合器、第2耦合器的第2路径和第1混频器的第3路径的路径。
[0043] 所述环路滤波器相比设定的初始值，若改善了线性度，带宽就会增加，若相反，所 述环路滤波器的带宽会减少。
[0044] 另外，本发明的另一实施例，提供一种相位噪声最优化方法，其特征在于，包括：从 MCU(MicroControlUnit-微控制单元）利用线性调频信号的初始信息值而设定环路滤波 器的初始值的步骤；根据设定的初始值而产生线性调频信号的步骤；利用所述线性调频信 号而产生差拍信号的步骤；所述MCU收集生成的差拍信号的步骤；从生成的拍频计算相位 错误大小的步骤；比较计算的相位错误大小与预先设定的初始值，调节所述环路滤波器的 带宽的步骤。
[0045](发明的效果）
[0046] 根据本发明，构成可变型的PLL(PhaseLockedLoop-锁相环路）的环路滤波器， 从而通过相位噪声特性最优化，提高雷达适用时的接收灵敏度及角分辨率。
[0047] 并且，本发明的另一效果，用于相位噪声最优化的判断基准并不是根据PFD的相 位错误，而是自行产生的拍频的RMSJitter(抖动）大小，因此提高了探测距离及位置准确 度而为驾驶员提供更宽广的视野。
[0048]并且，作为本发明的又一效果，具有FMCW(FrequencyModulatedContinous Wave-调频连续波）调变方式的车辆用雷达系统下，运用中也能实现相位噪声最优化。
【附图说明】
[0049] 图1是呈现一般的数码相位-同期环路的构成的图。
[0050] 图2是为了说明PLL(PhaseLockedLoop-锁相环路）的概念的构成框图。
[0051] 图3是呈现图2中图示的PLL的线性模型的图。
[0052] 图4是为了说明考虑到噪声源的PLL的概念的图。
[0053] 图5是为了说明PLL相位噪声特性的概念的图表。
[0054] 图6是根据本发明的一实