、Amplifier2、Amplifier3、Amplifier4，均采用吉尔伯特结构，可变增益放大器为Amplifier5，输出缓冲级为buffer电路，通过七位数字控制字来控制增益大小，前四位控制字控制放大器Amplifierl?4的工作与否，后三位控制字经过译码器后控制放大器Amplifiers的增益值； Amplifierl和Amplifier〗两个正增益放大器为输入输出级联结构，并通过控制字对开关电路的控制，能够全部不工作、任意一个单独工作或两个个同时工作，提供不同的正增益；Amplifier4与上述两个放大器的级联结构并联，提供负增益，经由控制字对开关电路的控制，输入信号从Amplifierl?2或是Amplifier4中的一路通过；并联结构之后再按次序级联 Amplif ier3、Amplif ier5 和 buffer 电路。
3.根据权利要求2所述的一种基于可编程增益放大器的自动控制装置，所述的固定增益放大器包括偏置电路、放大电路、负载电路和负载偏置电路； 偏置电路为晶体管Mtl，通过输入的直流电压Vbias来给放大回路提供直流工作电流，源极直接接地，栅极输入控制电压Vbias,漏极连接差分对第一晶体管M1和第二晶体管M 2的源极，为其提供工作电流； 放大电路包括三个差分对，第一个为第一晶体管M1和第二晶体管M2、第二个为第三晶体管M3和第四晶体管M 4、第三个为第五晶体管M5和第六晶体管M 6;这三个差分对组成标准的吉尔伯特电路，输入信号Vin+、Vin_由第一晶体管M1和第二晶体管M2的栅极进入，第一晶体管M1和第二晶体管M2的源极连接在一起并与偏置晶体管M C1的漏极相连，第一晶体管M I的漏极与差分对第三晶体管M3、第四晶体管M4的源极相连，第二晶体管M 2的漏极与差分对第五晶体管M5、第六晶体管M6的源极相连，同时第三晶体管M 3和第六晶体管M6的栅极、第四晶体管仏和第五晶体管M5的栅极分别连接在一起并由外部输入电压信号，第三晶体管M3和第五晶体管M5的漏极相连、第四晶体管M4和第六晶体管M6的漏极相连作为输出信号的两个端口 ； 负载电路包括第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管Mltl、第一电阻R1和第二电阻R 2，其中第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管Mltl组成有源负载；第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管Mltl的源极连接在一起与电源电压Vdd相连；栅极连接在一起与负载偏置电路第十二晶体管M 12、第十四晶体管M14的漏极相连；第七晶体管M7、第八晶体管M8的漏极与第三晶体管M 3、第五晶体管15的漏极以及第一电阻R1的一端相连作为输出信号的一端；第九晶体管M9、第十晶体管Mltl的漏极与第四晶体管M4、第六晶体管M6的漏极以及第二电阻R 2的一端相连作为输出信号的另一端；第一电阻R1和第二电阻R2的另外一端连接在一起并给负载偏置电路中的第十一晶体管M11栅极提供电压。 负载偏置电路包括偏置晶体管第十五晶体管M15、差分对晶体管第十一晶体管Mn、第十二晶体管M12和有源负载晶体管第十三晶体管M 13、第十四晶体管M14,负载偏置电路同时也是一个简单的差分放大电路，用以给电路的有源负载提供栅极电压；其中第十五晶体管M15的源极直接接地，栅极输入控制电压V bias，漏极连接差分对第十一晶体管M11和第十二晶体管M12的源极，为其提供工作电流；第十一晶体管M ^的栅极与的第一电阻R i和第二电阻R2连接，漏极与第十三晶体管M 13的源极、栅极和第十四晶体管M 14的栅极相连；第十二晶体管M12的栅极连接外部电压VMf，漏极与第十四晶体管M14的漏极相连，并连接第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管Mltl的栅极；第十三晶体管M 13、第十四晶体管M14的源极连接在一起与电源电压Vdd相连。
4.根据权利要求2所述的一种基于可编程增益放大器的自动控制装置，所述的可变增益放大器包括差动放大电路和可变负载结构，差动放大电路由偏置电流镜电路第一晶体管M1,第二晶体管M2和差分对第三晶体管M 3、第四晶体管M4组成，第一晶体管M i和第二晶体管M2的栅极电压V bias由外部输入，源极相连并且接地，漏极分别连接第三晶体管M 3和第四晶体管14的源极，以及第十三电阻R 13的两端；第三晶体管M 3和第四晶体管M 4的栅极分别连接输入信号的两端，漏极连接可变负载；可变负载的主要结构是由十个通过逻辑开关控制导通与否的电阻阵，由第五、六、七、八晶体管M5、M6、M7、M8和第^^一、十二电阻R n、R12组成的输出稳定模块，以及由第九?第十六晶体管M9?M16组成的有源负载；第一电阻R1、第三电阻R3、第五电阻R5、第七电阻R7、第九电阻&直接级联，并且每级联一级都与一个开关电路并联；整个级联结构的一端连接第三晶体管M3的漏极、第九晶体管M 9的漏极和第十一晶体管Mn、第十二晶体管M12的栅极；级联结构的另一端连接第七晶体管M 7的漏极、第十晶体管Mltl的漏极、第十一电阻Rn，作为整个放大器输出的一个端口 ；第九晶体管^与第十晶体管Mltl的栅极相连，由外部电压V bias3控制，两者的源极分别与第十一晶体管M 第十二晶体管M12的漏极相连；第十一晶体管M11和第十二晶体管M12的源极与电源电压Vdd相连；第二电阻R2、第四电阻R4、第六电阻R6、第八电阻R8、第十电阻Rltl直接级联，并且每级联一级都与一个开关电路并联；整个级联结构的一端连接第四晶体管M4的漏极、第十四晶体管M14的漏极和第十五晶体管M 15、第十六晶体管M16的栅极；级联结构的另一端连接第八晶体管队的漏极、第十三晶体管M13的漏极、第十二电阻R12，作为整个放大器输出的另一个端口 ；第十三晶体管M13与第十四晶体管M14的栅极相连，由外部电压Vbias3控制，两者的源极分别与第十五晶体管M15和第十六晶体管M 16的漏极相连；第十五晶体管M 15和第十六晶体管M 16的源极与电源电压Vdd相连；第五晶体管M 5和第六晶体管M 6的源极直接接地，栅极相连并与第十一电阻R11和第十二电阻R12的一端连接，漏极分别连接第七晶体管M 7和第八晶体管M8的源极；第七晶体管M 7和第八晶体管M 8的栅极连接外部控制电压Vbias2，漏极即为整个放大器的输出端。
5.根据权利要求1所述的一种基于可编程增益放大器的自动控制装置，所述的模数转换器为高速8位模数转换器ADC，SPI接口负载数模双向通信，将经过模数转换器采样后的信号传递给数字基带，数字基带完成积分计算，判断采样信号的功率并计算产生可编程增益放大器的控制字，之后SPI将控制字反向传递给可编程增益放大器。
6.根据权利要求1所述的一种基于可编程增益放大器的自动控制装置，所述的模数转换器ADC的采样信号经过SPI接口进入数字基带，此采样信号为当前PGA的实际输出信号功率A ;在数字基带内部第一寄存器存储系统稳定工作时PGA应当输出的功率B，两信号经减法器运算，得出理论输出功率与实际输出功率的差值，亦即PGA的增益应当变化值C =B-A ;此增益改变量与之前的由第二寄存器存储增益值D经加法器运算，即得到此时的理论增益值E = D+C，理论增益值E —路经过译码器后转码为PGA的控制字信号经由SPI接口输出给PGA以调节增益，另一路则由第二寄存器存储，作为下一次判别的增益值D。
【专利摘要】本发明公开了一种基于可编程增益放大器的自动控制装置，包括可编程增益放大器、模数转换器和SPI接口；可编程增益放大器接收中频信号并进行放大，输出模拟中频信号给模数转换器，模数转换器对该放大后的模拟信号进行采样，输出八位数字信号给SPI接口，SPI接口将接收自模数转换器的数字信号传输给数字基带，同时接收数字基带反馈的七位PGA控制字信号并将其传输给可编程增益放大器。传统的自动增益控制大多是采用纯模拟电路完成，本发明采用了数模混合技术，在模拟电路中只保留了PGA，大大降低了模拟电路的设计难度。
【IPC分类】H03G3-20
【公开号】CN104617903
【申请号】CN201510023691
【发明人】张晓林, 李鑫, 申晶, 侯冰, 翟文强
【申请人】北京航空航天大学
【公开日】2015年5月13日
【申请日】2015年1月16日