运算放大器的制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种运算放大器。
【背景技术】
[0002]运算放大器(Operat1nal Amplifier)在集成电路中被广泛应用；如图1所示，是现有运算放大器电路图；图1所示的现有运算放大器包括NMOS管丽1、丽2、丽3和MN4组成共源共栅放大电路，NMOS管MNl和MN2作为一对输入对管并从栅极连接一对差分输入信号INP和INN ；NM0S管MNO的栅极连接偏置电压VBl，源漏极连接在NMOS管MNl的源极和地之间用于提供尾电流源；PM0S管MP1、MP2、MP3和MP4作为共源共栅电流源负载连接在电源电压VDD和共源共栅放大电路之间，输出端OUT为单端信号输出端。
[0003]大信号反应和小信号特性都是运算放大器的重要指标之一，在图1所示的结构中，大信号反应和小信号特性这两个指标之间是折中关系，为了满足小信号特性，往往需要降低输入对的跨导，这会使得现有运算放大器的直流通路较小，在运放输入端发生大信号跳变时，会存在直流工作点的建立时间较慢问题。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种运算放大器，能加速大信号响应同时保持良好的小信号特性。
[0005]为解决上述技术问题，本发明提供的运算放大器，包括:共源共栅放大电路，尾电流源，共源共栅电流源负载；所述共源共栅放大电路分为对称的第一放大路径和第二放大路径。所述共源共栅放大电路包括输入对管和交叉对管；所述输入对管包括对称的第一MOS管和第二 MOS管，所述交叉对管包括对称的第三MOS管和第四MOS管；所述第一 MOS管的栅极和所述第二 MOS管的栅极分别连接差分输入信号中的一个，所述第三MOS管的栅极连接所述第一 MOS管的栅极，所述第四MOS管的栅极连接所述第二 MOS管的栅极；所述第一MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管的源极都连接所述尾电流源；所述第一 MOS管的漏极连接到所述第一放大路径，所述第二 MOS管的漏极连接到所述第二放大路径，所述第三MOS管的漏极连接所述第二 MOS管的漏极，所述第四MOS管的漏极连接所述第一 MOS管的漏极；所述第一 MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管的跨导分别通过调节宽长比实现；由所述第一 MOS管和所述第四MOS管为所述第一放大路径提供直流通路，所述第一 MOS管和所述第四MOS管的跨导和越大，所述第一放大路径的直流工作点建立时间越短；由所述第二 MOS管和所述第三MOS管为所述第二放大路径提供直流通路，所述第二 MOS管和所述第三MOS管的跨导和越大，所述第二放大路径的直流工作点建立时间越短；所述输入对管和所述交叉对管对所述差分输入信号的放大正好反相，由所述第一 MOS管和所述第三MOS管的跨导差确定所述运算放大器的小信号特性，所述第一MOS管和所述第三MOS管的跨导差越小所述运算放大器的小信号特性越好。
[0006]进一步的改进是，所述共源共栅放大电路还包括第五MOS管和第六MOS管。
[0007]所述第五MOS管位于所述第一放大路径中，所述第五MOS管的源极连接所述第一MOS管的漏极，所述第五MOS管的漏极连接所述共源共栅电流源负载。所述第六MOS管位于所述第二放大路径中，所述第六MOS管的源极连接所述第二 MOS管的漏极，所述第六MOS管的漏极连接所述共源共栅电流源负载。所述第五MOS管和所述第六MOS管的栅极都连接第一偏置电压。
[0008]进一步的改进是，所述第一 MOS管、所述第二 MOS管、所述第三MOS管和所述第四MOS管都为NMOS管。
[0009]进一步的改进是，所述第一 MOS管、所述第二 MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管和所述第六MOS管都为NMOS管。
[0010]进一步的改进是，所述尾电流源由第七MOS管组成，所述第七MOS管为NMOS管，所述第七MOS管的源极接地、漏极连接所述第一 MOS管的源极，所述第七MOS管的栅极连接第二偏置电压。
[0011]进一步的改进是，所述共源共栅电流源负载包括对称的第八MOS管和第九MOS管以及对称的第十MOS管和第^^一 MOS管，所述第八MOS管、所述第九MOS管、所述第十MOS管和所述第十一 MOS管都是PMOS管；所述第八MOS管和所述第九MOS管的源极都接电源电压，所述第八MOS管的栅极、所述第九MOS管的栅极和所述第十MOS管的漏极连接在一起且连接到所述第一放大路径；所述第八MOS管的漏极连接所述第十MOS管的源极，所述第九MOS管的漏极连接所述第十一 MOS管的源极，所述第十MOS管和所述第十一 MOS管的栅极都连接第三偏置电压；所述第十一 MOS管的漏极连接所述第二放大路径并作为单端信号输出端。
[0012]本发明通过在共源共栅放大电路中增加一对和输入对管相交叉的交叉对管，由于输入对管和交叉对管的MOS管都是对称设置的，故通过输入对管的一个MOS管和交叉对管的一个MOS管的跨导和的设定能够设定共源共栅放大电路的放大路径的直流通路大小；而通过输入对管的一个MOS管和交叉对管的一个MOS管的跨导差的设定能够设定运算放大器的小信号特性；相对于现有技术中大信号反应和小信号特性这两个指标之间必须折中，本发明能够实现对大信号响应和小信号特性分开调节，从而能实现加速大信号响应同时保持良好的小信号特性。
【附图说明】
[0013]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0014]图1是现有运算放大器电路图；
[0015]图2是本发明实施例运算放大器电路图；
[0016]图3本发明实施例和现有运算放大器输出随输入的响应的仿真比较图。
【具体实施方式】
[0017]如图2所示，是本发明实施例运算放大器电路图；本发明实施例运算放大器，包括:共源共栅放大电路，尾电流源，共源共栅电流源负载；所述共源共栅放大电路分为对称的第一放大路径和第二放大路径。
[0018]所述共源共栅放大电路包括输入对管和交叉对管。
[0019]所述输入对管包括对称的第一 MOS管Ml和第二 MOS管M2，所述交叉对管包括对称的第三MOS管M3和第四MOS管M4。
[0020]所述第一MOS管Ml的栅极和所述第二MOS管M2的栅极分别连接差分输入信号INP和INN中的一个，图2中信号INP接所述第一 MOS管Ml的栅极、信号INN接所述第二 MOS管M2的栅极。所述第三MOS管M3的栅极连接所述第一 MOS管Ml的栅极，所述第四MOS管M4的栅极连接所述第二 MOS管M2的栅极。
[0021]所述第一 MOS管Ml、所述第二 MOS管M2、所述第三MOS管M3和所述第四MOS管M4的源极都连接所述尾电流源。
[0022]所述第一 MOS管Ml的漏极连接到所述第一放大路径，所述第二 MOS管M2的漏极连接到所述第二放大路径，所述第三MOS管M3的漏极连接所述第二 MOS管M2的漏极，所述第四MOS管M4的漏极连接所述第一 MOS管Ml的漏极。
[0023]所述第一 MOS管Ml、所述第二 MOS管M2、所述第三MOS管M3和所述第四MOS管M4的跨导分别通过调节宽长比实现。由于所述第一 MOS管Ml和所述第二 MOS管M2对称，故所述第一 MOS管Ml和所述第二 MOS管M2的宽长比相同，跨导也相同。由于所述第三MOS管M3和所述第四MOS管M4对称，故所述第三MOS管M3和所述第四MOS管M4的宽长比相同，跨导也相同。
[0024]由所述第一 MOS管Ml和所述第四MOS管M4为所述第一放大路径提供直流通路，所述第一 MOS管Ml和所述第四MOS管M4的跨导和越大，所述第一放大路径的直流工作点建立时间越短；由所述第二 MOS管M2和所述第三MOS管M3为所述第二放大路径提供直流通路，所述第二 MOS管M2和所述第三MOS管M