一种应用于低失调运算放大器的电路的制作方法
【专利摘要】本发明公开了一种应用于低失调运算放大器的电路，应用于低失调运算放大器，使低失调运算放大器具有较低的输入电流。该电路包括输入电流补偿电路、输入放大级电路、输出级电路以及相位补偿电路。输入电流补偿电路用来补偿由于采用双极型输入对管而引入的输入电流，改善运算放大器的输入失调；输入放大级电路采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值；输出级电路用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路；相位补偿电路用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作。
【专利说明】
一种应用于低失调运算放大器的电路
技术领域
[0001]本发明涉及一种低失调运算放大器电路，特别是一种可有效降低输入电流的低失调运算放大器电路。
【背景技术】
[0002]运算放大器在通讯系统、光学系统、传感器系统以及仪器仪表领域应用越来越广泛。但随着科技进步对信号精度的要求越来越高，而要实现高精度信号，均需要具有较低失调电压和较低失调电流的运算放大器。双极型运算放大器具有驱动能力强、速度快、噪声小等特点，有很广泛的应用空间。但传统双极型运算放大器输入电流较大，因此不能满足高精度的要求。因此就需要有一种能够降低输入电流的运算放大器电路，来使运算放大器具有较低的输入电流。从而实现降低运算放大器输入电流，在保留双极型运算放大器优点的基础上改善输入失调电流，实现高精度信号。
【发明内容】
[0003]本发明要解决的技术问题是，提供一种带输入电流的低失调运算放大器的电路，它通过全新的补偿电路补偿运算放大器输入电流对输入信号的影响，从而降低运算放大器的输入电流，改善了运算放大器的输入失调。进一步实现双极型运算放大器输入电流的优化，在保留双极型运算放大器优点的基础上，降低输入电流，实现高精度信号。
[0004]为解决上述技术问题，本发明的技术方案，包括输入电流补偿单元、输入放大级单元、输出级单元以及相位补偿单元。
[0005]输入电流补偿单元，所述输入电流补偿单元通过MP3和MP4分别与输入放大级单元的NPN2和NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流。
[0006]输入放大级单元通过MP5、MP6和丽5、MN6分别与输出级单元的NPN4和NPN5连接，用来将微小的输入差分信号放大，得到输出值。
[0007 ]输出级单元通过NPN4的集电极与电源电位连接，NPN4的发射极与输入放大级电路的正向输出端Vop连接，NPN4的发射极NPN5的集电极连接，作为运算放大器的输出端Vout，NPN5的基极与输入放大级电路的反向输出端Von连接，NPN5的发射极与地电位连接;用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0008]相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0009]输入电流补偿单元:包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0010]输入放大级单元:包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0011]输出级单元:包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0012]相位补偿单元:包括一个电容器，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0013]具体的电流补偿单元，第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接;第一 P型MOS管MPl的栅极、第一P型MOS管MPl的漏极与第一 NPN型三极管NPNl的集电极连接;第二 P型MOS管MP2的栅极、第二P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一NPN型三极管NPNl的基极连接;第一 NPN型三极管NPNl的发射极与第一 N型MOS管MNl的漏极连接;第一N型MOS管丽I的栅极与偏置电压Vbl连接;第一N型MOS管丽I的源极与第二 N型MOS管丽2的漏极连接;第二 N型MOS管丽2的栅极与偏置电压Vb2连接;第二 N型MOS管MN2的源极与地电位连接;第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接;第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0014]具体的输入放大级单元第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接;第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接;第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二 NPN型三极管NPN2的集电极连接;第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接;第二 NPN型三极管NPN2的基极与运算放大器正向输入端VP连接;第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接;第二 NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接;第三N型MOS管MN3的栅极与偏置电压Vbl连接;第三N型MOS管MN3的源极与第四N型MOS管丽4的漏极连接；第四N型MOS管MN4的栅极与偏置电压Vb2连接;第四N型MOS管丽4的源极与地电位连接;第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接;第七P型MOS管MP7的漏极与第五N型MOS管丽5的漏极连接，作为输入放大级电路的反向输出端Von;第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop ；第五N型MOS管MN5的栅极、第七N型MOS管丽7的栅极与偏置电压Vbl连接;第五N型MOS管丽5的源极与第六N型MOS管丽6的漏极连接；第六N型MOS管丽6的栅极、第八N型MOS管丽8的栅极与偏置电压Vb2连接;第六N型MOS管丽6的源极与地电位连接;第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接;第八N型MOS管MN8的源极与地电位连接。
[0015]具体的输出级单元第四NPN型三极管NPN4的集电极与电源电位连接;第四NPN型三极管NPN4的发射极与输入放大级电路的正向输出端Vop连接;第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout;第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接;第五NPN型三极管NPN5的发射极与地电位连接。
[0016]具体的相位补偿单元第一电容器Cl的正极板与运算放大器的输出端Vout连接;第一电容器Cl的负极板与输入放大级电路的反向输出端Von连接。
[0017]进一步的相位补偿单元还可由一个电容器与电阻并联组成。第一电容器Cl的正极板与运算放大器的输出端Vout连接;第一电容器Cl的负极板与输入放大级电路的反向输出端Von连接;在第一电容Cl的两端并联有电阻R。从而实现运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0018]本发明的有益效果是，提供一种能够有效降低输入电流的运算放大器电路。在保留双极型运算放大器优点的基础上，从而降低运算放大器输入电流，提高工作稳定性，实现高精度信号。
【附图说明】
[0019]下面结合附图对本发明的【具体实施方式】做进一步的详细说明，其中:
[0020]图1是本发明一个实施例的电路图；
[0021]图2是本发明的电路原理框图。
【具体实施方式】
[0022]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
[0023]实施例1中输入电流补偿单元，通过MP3和MP4分别与输入放大级单元的NPN2和NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流；
[0024]输入放大级单元通过MP5、MP6和丽5、MN6分别与输出级单元的NPN4和NPN5连接，用来将微小的输入差分信号放大，得到输出值。
[0025 ]输出级单元通过NPN4的集电极与电源电位连接，NPN4的发射极与输入放大级电路的正向输出端Vop连接，NPN4的发射极NPN5的集电极连接，作为运算放大器的输出端Vout，NPN5的基极与输入放大级电路的反向输出端Von连接，NPN5的发射极与地电位连接;用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0026]相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0027]电流补偿单元:包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0028]输入放大级单元:包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0029]输出级单元:包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0030]相位补偿单元:包括一个电容器，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0031]电流补偿单元，第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接；第一 P型MOS管MPI的栅极、第一P型MOS管MPl的漏极与第一 NPN型三极管NPNl的集电极连接;第二 P型MOS管MP2的栅极、第二 P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一 NPN型三极管NPNl的基极连接;第一 NPN型三极管NPNl的发射极与第一 N型MOS管MNl的漏极连接;第一 N型MOS管丽I的栅极与偏置电压Vbl连接;第一 N型MOS管丽I的源极与第二 N型MOS管丽2的漏极连接;第二 N型MOS管MN2的栅极与偏置电压Vb2连接;第二 N型MOS管MN2的源极与地电位连接;第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接;第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0032]输入放大级单元包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接;第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接;第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二 NPN型三极管NPN2的集电极连接;第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接;第二 NPN型三极管NPN2的基极与运算放大器正向输入端VP连接;第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接;第二 NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接;第三N型MOS管丽3的栅极与偏置电压Vb I连接;第三N型MOS管丽3的源极与第四N型MOS管MN4的漏极连接;第四N型MOS管MN4的栅极与偏置电压Vb2连接;第四N型MOS管MN4的源极与地电位连接;第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接;第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von;第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop;第五N型MOS管MN5的栅极、第七N型MOS管MN7的栅极与偏置电压Vbl连接;第五N型MOS管丽5的源极与第六N型MOS管MN6的漏极连接;第六N型MOS管丽6的栅极、第八N型MOS管丽8的栅极与偏置电压Vb2连接;第六N型MOS管MN6的源极与地电位连接;第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接;第八N型MOS管MN8的源极与地电位连接。
[0033]输出级单元包括2个NPN型三极管，第四NPN型三极管NPN4的集电极与电源电位连接;第四NPN型三极管NPN4的发射极与输入放大级电路的正向输出端Vop连接;第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout;第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接;第五NPN型三极管NPN5的发射极与地电位连接。
[0034]相位补偿单元包括一个电容器，第一电容器Cl的正极板与运算放大器的输出端Vout连接;第一电容器Cl的负极板与输入放大级电路的反向输出端Von连接。
[0035]本发明的另一实施例中输入电流补偿单元，通过MP3和MP4分别与输入放大级单元的NPN2和NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流；
[0036]输入放大级单元通过MP5、MP6和MN5、MN6分别与输出级单元的NPN4和NPN5连接，用来将微小的输入差分信号放大，得到输出值；
[0037]输出级单元通过NPN4的集电极与电源电位连接，NPN4的发射极与输入放大级电路的正向输出端Vop连接，NPN4的发射极NPN5的集电极连接，作为运算放大器的输出端Vout，NPN5的基极与输入放大级电路的反向输出端Von连接，NPN5的发射极与地电位连接;用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0038]相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。
[0039]电流补偿单元:包括四个P型MOS管、两个N型MOS管和一个NPN型三极管，用来补偿由于采用双极型输入对管而引入的输入电流，提高运算放大器的输入阻抗，改善运算放大器的输入失调。
[0040]输入放大级单元:包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，采用折叠共源共栅结构，使用双极型器件作为输入对管，用来将微小的输入差分信号放大，得到输出值，要求具有很高电压增益。
[0041]输出级单元:包括两个NPN型三极管，用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路。
[0042]相位补偿单元:包括一个电容器和一个电阻，用来补偿运算放大器的相位裕度，保证运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0043]进一步的相位补偿单元还可由一个电容器与电阻并联组成，从而实现运算放大器在规定的使用模式下能稳定工作，不会出现振荡现象。
[0044]电流补偿单元，第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接；第一 P型MOS管MPI的栅极、第一P型MOS管MPl的漏极与第一 NPN型三极管NPNl的集电极连接;第二 P型MOS管MP2的栅极、第二 P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一 NPN型三极管NPNl的基极连接;第一 NPN型三极管NPNl的发射极与第一 N型MOS管MNl的漏极连接;第一 N型MOS管丽I的栅极与偏置电压Vbl连接;第一 N型MOS管丽I的源极与第二 N型MOS管丽2的漏极连接;第二 N型MOS管MN2的栅极与偏置电压Vb2连接;第二 N型MOS管MN2的源极与地电位连接;第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接;第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。
[0045]输入放大级单元包括四个P型MOS管、六个N型MOS管和两个NPN型三极管，第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接;第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接;第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二 NPN型三极管NPN2的集电极连接;第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接;第二 NPN型三极管NPN2的基极与运算放大器正向输入端VP连接;第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接;第二 NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管MN3的漏极连接;第三N型MOS管丽3的栅极与偏置电压Vb I连接;第三N型MOS管丽3的源极与第四N型MOS管MN4的漏极连接;第四N型MOS管MN4的栅极与偏置电压Vb2连接;第四N型MOS管MN4的源极与地电位连接;第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接;第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von;第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop;第五N型MOS管MN5的栅极、第七N型MOS管MN7的栅极与偏置电压Vbl连接;第五N型MOS管丽5的源极与第六N型MOS管MN6的漏极连接;第六N型MOS管丽6的栅极、第八N型MOS管丽8的栅极与偏置电压Vb2连接;第六N型MOS管MN6的源极与地电位连接;第七N型MOS管MN7的源极与第八N型MOS管MN8的漏极连接;第八N型MOS管MN8的源极与地电位连接。
[0046]输出级单元包括两个NPN型三极管，第四NPN型三极管NPN4的集电极与电源电位连接;第四NPN型三极管NPN4的发射极与输入放大级电路的正向输出端Vop连接;第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout;第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接;第五NPN型三极管NPN5的发射极与地电位连接。
[0047]相位补偿单元包括一个电容器，第一电容器Cl的正极板与运算放大器的输出端Vout连接;第一电容器Cl的负极板与输入放大级电路的反向输出端Von连接;在第一电容Cl的两端并联有电阻R。从而实现运算放大器在规定的使用模式下能更加稳定，不会出现振荡现象。
【主权项】
1.一种应用于低失调运算放大器的电路，包括输入电流补偿单元、输入放大级单元、输出级单元以及相位补偿单元，其特征在于:输入电流补偿单元，通过MP3和MP4分别与输入放大级单元的NPN2和NPN3连接，用来补偿由于采用双极型输入对管而引入的输入电流;输入放大级单元通过MP5、MP6和丽5、MN6分别与输出级单元的NPN4和NPN5连接，用来将微小的输入差分信号放大，得到输出值;输出级单元通过NPN4的集电极与电源电位连接，NPN4的发射极与输入放大级电路的正向输出端Vop连接，NPN4的发射极NPN5的集电极连接，作为运算放大器的输出端Vout，NPN5的基极与输入放大级电路的反向输出端Von连接，NPN5的发射极与地电位连接;用来提供大的电流负载能力，保证运算放大器可以正常驱动后级电路;相位补偿单元一端与运算放大器的输出端Vout连接，另一端与输入放大级电路的反向输出端Von连接，用来补偿运算放大器的相位裕度。2.根据权利要求1所述的一种应用于低失调运算放大器的电路，其特征在于:所述输入电流补偿单元包括四个P型MOS管、两个N型MOS管和一个NPN型三极管。3.根据权利要求2所述的一种应用于低失调运算放大器的电路，其特征在于:所述输入电流补偿单元中第一 P型MOS管MPl的源极、第二 P型MOS管MP2的源极、第三P型MOS管MP3的源极、第四P型MOS管MP4的源极和电源电位连接;第一 P型MOS管MPl的栅极、第一 P型MOS管MPl的漏极与第一 NPN型三极管NPNl的集电极连接;第二 P型MOS管MP2的栅极、第二 P型MOS管MP2的漏极、第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极与第一 NPN型三极管NPNl的基极连接;第一 NPN型三极管NPNl的发射极与第一 N型MOS管丽I的漏极连接;第一 N型MOS管丽I的栅极与偏置电压Vbl连接;第一 N型MOS管丽I的源极与第二 N型MOS管丽2的漏极连接;第二 N型MOS管MN2的栅极与偏置电压Vb2连接;第二 N型MOS管MN2的源极与地电位连接;第三P型MOS管MP3的漏极与运算放大器的正向输入端VP连接;第四P型MOS管MP4的漏极与运算放大器的反向输入端VN连接。4.根据权利要求1所述的一种应用于低失调运算放大器的电路，其特征在于:所述输入放大级单元包括四个P型MOS管、六个N型MOS管和两个NPN型三极管。5.根据权利要求4所述的一种应用于低失调运算放大器的电路，其特征在于:所述输入放大级单元中第五P型MOS管MP5的源极、第六P型MOS管MP6的源极与电源电位连接;第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极与偏置电压Vb3连接;第五P型MOS管MP5的漏极、第七P型MOS管MP7的源极与第二 NPN型三极管NPN2的集电极连接;第六P型MOS管MP6的漏极、第八P型MOS管MP8的源极与第三NPN型三极管NPN3的集电极连接;第二 NPN型三极管NPN2的基极与运算放大器正向输入端VP连接;第三NPN型三极管NPN3的基极与运算放大器反向输入端VN连接；第二 NPN型三极管NPN2的发射极、第三NPN型三极管NPN3的发射极与第三N型MOS管丽3的漏极连接;第三N型MOS管丽3的栅极与偏置电压Vbl连接;第三N型MOS管丽3的源极与第四N型MOS管丽4的漏极连接;第四N型MOS管MN4的栅极与偏置电压Vb2连接;第四N型MOS管MN4的源极与地电位连接;第七P型MOS管MP7的栅极、第八P型MOS管MP8的栅极与偏置电压Vb4连接;第七P型MOS管MP7的漏极与第五N型MOS管MN5的漏极连接，作为输入放大级电路的反向输出端Von;第八P型MOS管MP8的漏极与第七N型MOS管MN7的漏极连接，作为输入放大级电路的正向输出端Vop;第五N型MOS管丽5的栅极、第七N型MOS管丽7的栅极与偏置电压Vb I连接;第五N型MOS管MN5的源极与第六N型MOS管MN6的漏极连接;第六N型MOS管丽6的栅极、第八N型MOS管MN8的栅极与偏置电压Vb2连接;第六N型MOS管MN6的源极与地电位连接；第七N型MOS管丽7的源极与第八N型MOS管丽8的漏极连接;第八N型MOS管丽8的源极与地电位连接。6.根据权利要求1所述的一种应用于低失调运算放大器的电路，其特征在于:所述输出级单元包括2个NPN型三极管。7.根据权利要求6所述的一种应用于低失调运算放大器的电路，其特征在于:所述输出级单元中第四NPN型三极管NPN4的集电极与电源电位连接;第四NPN型三极管NPN4的发射极与输入放大级电路的正向输出端Vop连接;第四NPN型三极管NPN4的发射极与第五NPN型三极管NPN5的集电极连接，作为运算放大器的输出端Vout;第五NPN型三极管NPN5的基极与输入放大级电路的反向输出端Von连接;第五NPN型三极管NPN5的发射极与地电位连接。8.根据权利要求1所述的一种应用于低失调运算放大器的电路，其特征在于:所述相位补偿单元包括一个电容器。9.根据权利要求8所述的一种应用于低失调运算放大器的电路，其特征在于:所述相位补偿单元中第一电容器Cl的正极板与运算放大器的输出端Vout连接;第一电容器Cl的负极板与输入放大级电路的反向输出端Von连接。
【文档编号】H03F1/30GK105897185SQ201610274203
【公开日】2016年8月24日
【申请日】2016年4月28日
【发明人】王振, 孙权
【申请人】西安航天民芯科技有限公司