单级比较器的制造方法
【专利说明】单级比较器 【技术领域】
[0001] 本发明涉及电路设计技术领域，特别涉及一种单级比较器。 【【背景技术】】
[0002] 传统的比较器的放大级一般由两级结构构成。请参考图1所示，其为传统的一种 比较器的电路示意图。图1中的比较器包括正向输入端INP、负向输入端INM、输出端OUT、 第一级放大级110和第二级放大级120。其中，第一级放大级110包括电流源II，PM0S晶 体管MP1和MP2,NM0S晶体管丽1和丽2 ;第二级放大级120包括电流源12、NM0S晶体管 MN3、反相器INV1 和INV2。
[0003] 图1中的比较器在正向输入端INP的电压高于负向输入端I匪的电压时，输出端 OUT变为高电平；在正向输入端INP的电压低于负向输入端?M的电压时，输出端OUT变为 低电平。以下具体介绍图1所示比较器的具体工作过程。
[0004] 当正向输入端INP的电压低于负向输入端INM的电压时，PM0S晶体管MP2的电流 将大于PM0S晶体管MP1的电流（即PM0S晶体管MP2将从电流源II中分得更多的电流）， 而NM0S晶体管MN2和MN1构成电流镜，则NM0S晶体管MN2的电流等于NM0S晶体管MN1的 电流，也等于PM0S晶体管MP1的电流。这样，PM0S晶体管MP2的电流大于NM0S晶体管丽2 的电流，N0S晶体管MN3的栅极电压变高，导致NM0S晶体管MN3的漏极电压变低，从而使得 输出端OUT变为低电平。
[0005] 当正向输入端INP的电压高于负向输入端INM的输入电压时，PM0S晶体管MP2的 电流将小于MP1的电流（即PM0S晶体管MP1将从电流源II中分得更多的电流），而NM0S 晶体管MN2和MN1构成电流镜，则NM0S晶体管MN2的电流等于NM0S晶体管MN1的电流，也 等于PM0S晶体管MP1的电流。这样，PM0S晶体管MP2的电流小于NM0S晶体管丽2的电流， NM0S晶体管MN3的栅极电压变低，导致NM0S晶体管MN3的漏极电压变高，从而使得输出端 OUT变为高电平。
[0006] 图1中的比较器存在两个缺点：
[0007] 第一、PM0S晶体管MP1和MP2在实际生产时存在失配情况，即两者的特性存在差 异，例如，两者阈值电压之间存在一定偏差，且随机分布，这样会导致等效的比较器输入偏 差（inputoffset)，从而导致实际的翻转阈值存在偏差。例如，正向输入端INP接输入信 号VIN，负向输入端I匪接一固定参考电压VREF，当比较器存在输入偏差时，比较器的翻转 阈值变为VIN=VREF+Vos，其中，输入信号VIN为正输入端VIP的输入电压，VREF为负输入 端I匪的输入电压，Vos为等效的输入偏差，而理想的比较器翻转阈值应为VIN=VREF。另 外，NM0S晶体管MN1和MN2之间的失配也会对上述输入偏差Vos有共享，使得输入偏差Vos 的变化范围更大。通常图1所示比较器的输入偏差Vos最大为20mV。
[0008] 第二、由于比较器为两级结构，每级都存在寄生电容，会贡献输出信号的延迟时 间，导致输出信号OUT的输出延迟。一般级数越多，延时越大。
[0009] 因此，有必要提供一种改进的技术方案来解决上述问题。 【
【发明内容】
】
[0010] 本发明的目的在于提供一种单级比较器，其不仅可以减小由于器件失配导致的输 入偏差对比较器翻转阈值的影响，而且还可以减小比较器输出信号的延迟时间。
[0011] 为了解决上述问题，本发明提供一种单级比较器，其包括第一电压端、第二电压 端、第一输入端、第二输入端、输出端和单级比较单元。所述单级比较单元用于比较第一输 入端的电压和第二输入端的电压的大小，并输出表示相应比较结果的电平信号，所述单级 比较单元包括第一开关、第二开关和第三开关，第一电流源和第二电流源，反相器、电容和 MOS管。其中，第一电流源连接于第一电压端和MOS管的漏极之间，电容连接于MOS管的源 极和第二电压端之间，第一开关连接于第二输入端和MOS管的栅极之间，第二开关连接于 第一输入端和MOS管的栅极之间，第二电流源和第三开关依次连接于MOS管的源极和第二 电源端之间。反相器的输入端与MOS管和第一电流源之间的连接节点相连，反相器的输出 端作为所述单级比较单元的输出端与单级比较器的输出端相连。
[0012] 进一步的，第一开关和第三开关的控制端均与第一控制信号相连，第二开关的控 制端与第二控制信号相连，当第一控制信号控制第一开关和第三开关导通时，第二控制信 号控制第二开关关断，此时将第二输入端直接连接至所述MOS管的栅极，所述单级比较单 元实现第二输入端的电压的采集；当第一控制信号控制第一开关和第三开关关断时，第二 控制信号控制第二开关导通，此时将第一输入端直接连接至所述MOS管的栅极，所述单级 比较单元实现第一输入端的电压与第二输入端的电压的比较。通过设置第一控制信号和第 二控制信号，使得第二输入端和第一输入端依次交替的连接至所述MOS管的栅极。
[0013] 进一步的，所述第一控制信号和第二控制信号为时钟信号，第一控制信号和第二 控制信号之间存在一定的死区时间，以避免开关Sl、S2和S3同时导通。
[0014] 进一步的，第一开关导通时的MOS管的栅源电压等于第二开关导通时的MOS管的 栅源电压。
[0015] 进一步的，第一电流源和第二电流源相等，和/或将MOS管的宽长比W/L设计较 大。
[0016] 进一步的，所述第一电压端为电源端，所述第二电压端为接地端，所述MOS管为 NMOS晶体管；第一电流源的正极与电源端相连，其负极与NMOS晶体管的漏极相连，NMOS晶 体管的衬体与接地端相连；第二电流源的正极与NMOS晶体管的源极相连，其负极与第三开 关的一个连接端相连，第三开关的另一个连接端与接地端相连。
[0017] 进一步的，所述第一电压端为接地端，所述第二电压端为电源端，所述MOS管为 PMOS晶体管；第一电流源的负极与接地端相连，其正极与PMOS晶体管的漏极相连，PMOS晶 体管的衬体与PMOS晶体管的源极相连；第二电流源的负极与PMOS晶体管的源极相连，其正 极与第三开关的一个连接端相连，第三开关的另一个连接端与电源端相连。
[0018] 进一步的，所述单级比较器还包括采样锁存单元，该采样锁存单元的输入端与反 相器的输出端相连，其输出端与单级比较器的输出端相连，所述采样锁存单元用于在第二 开关导通预定时间后时采样所述单级比较单元输出的电平信号，其输出端输出并保持采样 到的电平信号。
[0019] 进一步的，所述采用锁存单元包括D触发器，该D触发器的数据输入端与反相器的 输出端相连，其时钟输入端与第三控制信号相连，其输出端与单级比较器的输出端OUT相 连，第三控制信号在第二开关导通预定时间后触发所述D触发器采样单级比较单元输出的 电平信号。
[0020] 与现有技术相比，本发明采用单级比较器结构，且该单级比较器通过一个M0S管 实现对正向输入端的电压和负向输入端的电压进行比较，从而不仅可以减小由于器件失配 导致的输入偏差对比较器翻转阈值的影响，而且还可以减小比较器输出信号的延迟时间。 【【附图说明】】
[0021] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它 的附图。其中：
[0022] 图1为传统的一种比较器的电路示意图；
[0023] 图2为本发明在一个实施例中的单级比较器的电路示意图；
[0024] 图3为图2中的控制信号CK1、CK2和CK3在一个实施例中的时序图；
[0025] 图4为本发明在另一个实施例中的单级比较器的电路示意图。 【【具体实施方式】】
[0026] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本发明作进一步详细的说明。
[0027] 此处所称的"一个实施例"或"实施例"是指可包含于本发明至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的"在一个实施例中"并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文 中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0028] 本发明中的比较器为单级比较器结构，且该单级比较器通过一个M0S管实现对正 向输入端的电压和负向输入端的电压进行比较，从而不仅可以减小由于器件失配导致的输 入偏差对比较器翻转阈值的影响，而且还可以减小比较器输出信号的延迟时间。
[0029] 请参考图2所示，其为本发明在一个实施例中的单级比较器的电路示意图。该单 级比较器包括电源端V、接地端G，正向输入端INP(或称第一输入端）、负向输入端I匪（或 称第二输入端）、输出端OUT和单级比较单元210。
[0030] 所述单级比较单元210用于比较正向输入端INP的电压和负向输入端I匪的电压 大小，并输出表示相应的比较结果的电平信号。所述单级比较单元210包括第一开关S1、第 二开关S2和第三开关S3,第一电流源II和第二电流源12,反相器INV1、电容C1和NM0S晶 体管丽1。其中，第一电流源II连接于电源端V和NM0S晶体管丽1的漏极之间。具体为， 第一电流源II的正极与电源端V相连，其负极与NM0S晶体管丽1的漏