可配置硬件滤波器的制造方法
【技术领域】
[0001]本公开的实施方式涉及硬件滤波器，更具体地，涉及具有可调节参数的硬件滤波器。
【背景技术】
[0002]通常，为了改进可编程控制器(PLC)中的高速计数器(HSC)的对干扰的敏感性，需要引入硬件滤波器。比起软件滤波器，硬件滤波器的反应时间较快，因此硬件滤波器可以排除瞬态噪声。但现在大多数PLC的HSC不具有硬件滤波器，在该情况下，HSC的电磁兼容(EMC)性能并不好。一些PLC的HSC具有硬件滤波器，但滤波器的参数是固定的，在该情况下，只有一个或少数种类的噪声可以被排除。
[0003]图1示出了现有的固定参数硬件滤波器的示例。对于该滤波器，电阻器Rl和电容器Cl的值是固定的，所以该滤波器的滤波器参数是固定的。该滤波器的时间常数是R1XC1。
【发明内容】
[0004]如果能够得到一种可配置参数的滤波器将会是有利的，意味着滤波器参数可以根据不同的应用而变化。有鉴于此，本公开实施方式的目的之一在于提供一种可配置的硬件滤波器。
[0005]根据本公开的实施方式的一个方面，提供了一种滤波器，包括输入，其将待处理的信号引入滤波模块；输出，其输出被滤波模块处理后的信号；以及滤波模块，所述滤波器的滤波器参数是可配置的。
[0006]在一个实施方式中，所述滤波模块包括在一端均电连接至所述输出的至少两个并联连接的电阻器和电容器，所述电容器的另一端接地，所述至少两个电阻器各自的另一端可选择地与至少一个切换器的一端电连接，所述切换器的另一端与所述HSC输入电连接。
[0007]在一个实施方式中，所述滤波器是用于可编程控制器PLC的高速计数器HSC的滤波器。优选地，所述切换器由CPU配置1端口控制连通或断开。优选地，将所述滤波模块的时间常数设定为小于HSC的时间周期的1/5。
[0008]在一个实施方式中，所述切换器为M0SFET，具有与所述电阻器相同的数量并且与每一个所述电阻器串联连接，其中每个所述MOSFET选自P型MOSFET或N型MOSFET。
[0009]在一个实施方式中，所述切换器为三态逻辑门电路，具有与所述电阻器相同的数量并且与每一个所述电阻器串联连接。
[0010]在本公开的另一个实施方式中，所述滤波模块包括互相电连接的用于对所述输入的逻辑状态进行采样的采样单元和用于对经过所述采样单元的信号进行分析的判断单元，所述采样单元与所述输入电连接，所述判断单元所述输出电连接，所述采样单元与采样时钟信号输入电连接；其中，所述滤波模块对信号噪声的滤波范围通过调整判断单元的采样次数、时钟频率以及判断方案至少之一是可配置的。
[0011]在一个实施方式中，所述判断单元的采样次数是至少为2的正整数。
[0012]在一个实施方式中，所述判断方案被配置为连续地对所述输入的逻辑状态采样η次，当所有η次采样的逻辑状态都相同时，改变逻辑状态作为更新的状态至所述输出，当所述η次采样的逻辑状态并非全部相同时，保持所述输出的逻辑状态与之前的逻辑状态相同。
[0013]在另一个实施方式中，所述判断方案被配置为连续地对所述输入的逻辑状态采样，对采样的逻辑状态进行计数并获得计数值，并确定一个至少为2的正整数的阀值，当目前采样的逻辑状态与之前采样的逻辑状态相同时，所述计数值加1，当目前采样的逻辑状态与之前采样的逻辑状态不同，所述计数值减1，当所述计数值达到所述阀值时，改变逻辑状态作为更新的状态至所述输出，当所述计数值没有达到所述阀值时，保持所述输出的逻辑状态与之前的逻辑状态相同。
[0014]在一个实施方式中，其中所述滤波器是用于可编程控制器PLC的高速计数器HSC的滤波器。优选地，其中所述判断单元的采样次数和所述时钟频率被配置为根据以下准则所确定:
[0015]Ns/Fclock < 1/2 X (l/Fwork)
[0016]其中，Ns表示所述判断单元的采样次数，Feltjek表示所述时钟频率，FWOTk表示所述HSC需要工作的频率。
[0017]通过引入本公开的滤波器，可以更有效及灵活地排除例如可编程控制器的设备中的多种瞬态噪声，改进例如该可编程控制器的设备的抗干扰性。
[0018]说明书中描述的特征和优势并非穷举，并且尤其是，对于本领域普通技术人员来说，在附图和说明书的基础上，许多附加特征和优势将会明显。另外，应当注意的是，说明书中所使用的语言大部分已经出于可读性和指导性的目的而进行挑选，并且不是为了勾画本发明主题的轮廓或对其进行限制而有所挑选的。
【附图说明】
[0019]现将仅通过示例的方式，参考所附附图对本公开的实施例进行描述，其中:
[0020]图1示出了在HSC中惯常使用的滤波器；
[0021]图2示出了根据本发明的一个实施例的可配置RC硬件滤波器；
[0022]图3a示出了根据本发明的一个实施例的由MOSFET实现开关功能的可配置RC硬件滤波器；
[0023]图3b示出了根据本发明的一个实施例的由三态逻辑门电路实现开关功能的可配置RC硬件滤波器；
[0024]图4示出了根据本发明的另一实施例的可配置数字滤波器框图；以及
[0025]图5示出了根据本发明的另一实施例的可配置数字滤波器在IMHz频率的采样时钟信号条件时的输入输出波形不例。
【具体实施方式】
[0026]现将结合附图对本公开的实施例进行具体的描述。应当留意的是，附图中对相似的部件或者功能组件可能使用同样的附图标记。所附附图仅仅旨在说明本公开的实施例。本领域的技术人员可以在不偏离本公开精神和保护范围的基础上从下述描述得到选替技术方案。
[0027]本公开将在以下主要就两种实施方式进行描述，但应当注意的是，本公开并不仅限于该两种实施方式所限定的方案。本领域技术人员将会想到在本公开的基础上对实施方式做出的其它变化和/或修改，并且每种这样的变化和/或修改都被认为处于在此所描述的发明实施例的范围之内。更一般地，本领域技术人员将会意识到，在此所描述的所有参数、尺寸、材料和配置都仅仅是示例性的，并且实际的参数、尺寸、材料和/或配置将取决于针对其使用本发明教导的一个或多个具体应用。
[0028]本公开的实施方式主要涉及一种可配置硬件滤波器，特别是用于PLC中的HSC的可配置硬件滤波器。但应当理解的是，本公开并不限于仅仅用于HSC的可配置硬件滤波器，凡是以本公开所附权利要求精神和范围所限定的可配置硬件滤波器结构均应被认为是属于本公开的可配置硬件滤波器。
[0029]图2示出了根据本发明的一个实施例的可配置RC硬件滤波器，其由R1至Rn表示的η个电阻器、C1表不的电容器以及S1表不的开关或切换器构成。HSC输入信号21稱合至S1,由CPU配置1端口 23控制开关S1的连通或断开，并经过由CPU配置1端口 23所控制选择连通的路径输出至CPU22。
[0030]如果S1连接到电阻器R1，那么由电阻器值乘以电容器值得出的滤波器的时间常数SR1X C1，其中R1表示电阻器R1的电阻值，C1表示电容器C1的电容值；如果S1连接到电阻器R2，那么时间常数为R2XC1,以此类推。
[0031]对于HSC，如果用户需要两种不同应用，一种应用需要10kHz的频率，另一种应用仅需要最高1kHz的频率，那么HSC需要对应这两种频率至少提供两套RC滤波器=R1XC1和R2XCp如果应用需要多于两个频率，假设需要η个频率选择的话，那么HSC需要提供η套 RC 滤波器=R1XC1^R2XC1 直至 RnXC115
[0032]电阻器和电容器值的确定通常可以根据以下准则进行:将RC时间常数设定为小于HSC的时间周期的1/5，即RXC < I/(5XF)，其中R是电阻器的值，C是电容器的值，F是HSC的工作频率。
[0033]图3a示出了根据本发明的一个实施例的由MOSFET实现开关功能的可配置RC硬件滤波器。HSC输入信号21耦合至S1,由CPU配置1端口 23控制MOSFET的连通或断开，其中数个MOSFET可以