一种用于tiadc通道间增益误差的校准模块及其校准方法
【技术领域】
[0001] 本发明涉及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器通 道间增益误差的校准模块及其校准算法。
【背景技术】
[0002] 通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换 器。传统的单通道模数转换器要在保证高精度的同时实现高速度将面临物理上的限制，特 别是随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构 的高精度、高速模数转换器的设计变得越发困难。
[0003] 多通道时间交叉模数转换器通过并行采集技术可以突破工艺因素带来的限制，使 模数转换器的速度成倍的提高，但制造过程中工艺的偏差严重限制了TI模数转换器的系 统精度。有研宄表明，不论单通道模数转换器的精度如何，呈正态分布的标准差1%的通道 间失配便会将多通道系统的精度限制在7bit以下。
[0004] 通道间误差主要包括失调误差、增益误差、采样时间误差三种。在校准增益误差 方面，已有多种方法被提出。Conroy,C.S.G.(ConroyCSG,"Ahigh-speedparallel pipelinedA/DconvertertechniqueinCMOS, "Ph.D.dissertation,University ofCaliforniaatBerkeley,pp. 96-97)根据增益失配谱线的幅度与两通道增益之差的关 系，利用正弦信号作为系统测试输入信号，对采集后的序列进行Fourier变换，由通道间增 益误差谱的幅度比可以获取系统的增益失配。但是这种频谱分析法的精度受输入信号的精 度的影响，同时也受信号频谱泄漏的影响，而且要进行Fourier变换，电路相对复杂。张清 洪，吕幼新（张清洪，吕幼新，王洪，刘霖.多片ADC并行采集系统的误差时域测量与校 正.电讯技术，2005,4(4):189-193.)利用正弦信号作为测试输入对各通道整周期采样所 得到的序列幅值进行平均，其比值的开方比就对应于通道间增益比。但是这两种方法需要 已知的测试输入信号，因此受限于输入信号的精度。
[0005] Cheng-ChungHsu,Fong-ChingHuang,Chih-YungShihandChen-Chih Huang(Cheng-ChungHsu,Fong-ChingHuang,Chih-YungShihandChen-ChihHuang,"An llb800MS/sTime-InterleavedADCwithDigitalBackgroundCalibration, "ISSCC,pp .464-615,Feb. 2007.)利用输入信号的统计特性，对输入信号的绝对值进行平均，获得增益 误差，但是这种方法需要用到大量的缓存单元对输入信号进行求和平均，同时要求输入信 号的平均幅度比较稳定。因此，对于TIADC通道间增益误差校准算法，目前已有的方法都存 在着不足。
【发明内容】
[0006] 本发明为了克服现有技术存在的不足之处，提供一种用于TIADC通道间增益误差 的校准模块及其校准方，以期能简单快速地获得各通道相对参考通道的增益误差并进行实 时高效补偿，从而以较小的硬件开销快速准确地实现通道间增益误差的校准。
[0007] 本发明为解决技术问题采用如下技术方案：
[0008] 本发明一种用于TIADC通道间增益误差的校准模块，所述TIADC是由M个采样保 持电路、M个子通道ADC和数据复合模块构成，其特点是：
[0009] 在所述M个子通道ADC和数据复合模块之间设置有所述校准模块；
[0010] 所述校准模块是由一个延时模块和M-1个增益校准模块组成；
[0011] 所述延时模块接收第一个子通道ADC的输出值并进行延迟后传递给所述数据复 合模块作为第1路输出值；
[0012] 所述M-1个增益校准模块中第k个增益校准模块为二输入一输出的运算模块，并 由第一绝对值模块、第二绝对值模块、第一加法器、第二加法器、第一延时器、第二延时器、 第一乘法器、第二乘法器、除法器、第三乘法器构成；2彡k<M(k为正整数）；所述第一绝对 值模块接收第一个子通道ADC的输出值传递给所述第一加法器进行运算后的结果传递给 所述第一延迟器，经过所述第一延迟器运算后的结果通过所述第一乘法器后反馈给所述第 一加法器；同时所述第一加法器的运算结果传递给所述除法器作为被除数；所述第二绝对 值模块接收第k个子通道ADC的输出值并传递给所述第二加法器进行运算后的结果传递给 所述第二延迟器，经过所述第二延迟器运算后的结果通过所述第二乘法器后反馈给所述第 二加法器；同时所述第二加法器的运算结果传递给所述除法器作为除数；经过所述除法器 运算后的结果传递给所述第三乘法器，同时第k个子通道ADC的输出值也传递给所述第三 乘法器进行运算，从而获得校准后的第k路输出值并传递给所述数据复合模块；
[0013] 所述数据复合模块接收所述第1路输出值和M-1路输出值并合成为一路校准后的 输出信号。
[0014] 本发明一种利用所述的用于TIADC通道间增益误差的校准模块的校准方法，其特 点是按如下步骤进行：
[0015] 步骤1、M个子通道ADC根据所述M个采样保持电路的采样时序对外部输入的模拟 信号vin进行采样，获得M个输出数字码；M=m;
[0016] 所述M个采样保持电路的采样时序分别为：
[0017] 第1个子通道ADC的采样时序为士，t2ni+1，…；
[0018] 第2个子通道ADC的采样时序为：t2,tm+2,t2m+2，…；
[0019] ......
[0020] 第k个子通道ADC的采样时序为；
[0021] ......
[0022] 第M个子通道ADC的采样时序为t2ni，t3ni，...；
[0023] 所述M个输出数字码分别为：
[0024] 第 1 个子通道ADC的输出数字码为々?vinh)，Gi?vinfX+i),Gi1；[11(1:2111+1)，? ? ?；
[0025] 第 2 个子通道ADC的输出数字码为：G2 -vinf^)，G2 ?vin(tm+2),G2 ? ? ?；
[0026] ......
[0027] 第k个子通道ADC的输出数字码为：Gk ?vin(tk),Gk ?vinfX+k),Gk ?vin(tkm+k), ? ? ?;
[0028] ......
[0029] 第M个子通道ADC的输出数字码为：Gm ?vin(tm),Gm ?vin(t2m),Gm ?vin(t3m), ? ? ?;
[0030] GpG2，…，Gk，...Gm分别表示各个子通道ADC所对应的实际增益；
[0031] 步骤2、对所述M个输出数字码分别进行绝对值运算，获得各个子通道ADC的输出 值分别为：
[0032]第 1 个子通道ADC的输出值为心?vin(t) '，Gi?vin(tm+1) '，Gi?vin(t
[0033]第 2 个子通道ADC的输出值为：G2 ?vin(t2) '，G2 ?vin(tm+2) '，G2 ?vin(t _)，，???；
[0034] ......
[0035]第k个子通道ADC的输出值为：Gk ?vin(tk) '，Gk ?vin(tm+k) '，Gk ?vin(tkm +k/ > ?