一种使用电压结合的Doherty差分功放的制作方法
【技术领域】
[0001] 本申请涉及一种射频功放(功率放大器)。
【背景技术】
[0002] 第三代和第四代移动通信标准普遍采用OFDM (正交频分复用）、QAM (正交幅度调 制）等调制方式，其具有传输数据量大、抗多径衰落能力强等优点。但是对于射频前端的发 射模块，尤其是射频功放的设计提出了更高的设计要求。其较高的峰均比要求射频功放工 作在较高的回退功率点。例如，对于LTE系统，其调制信号的峰均比通常在6~10dB，因此 要求射频功放的大部分时间工作在比饱和功率点低6~IOdB的回退功率点，而一般的射频 功放在回退功率点的效率很低。
[0003] Doherty功放可以很好地解决回退功率点的效率较低的问题。请参阅图1，这是 Doherty功放的基本原理图。Doherty功放在其输入端和输出端之间并联有主功放(也称载 波功放）和辅助功放(也称峰值功放)。在主功放和输出端之间还连接有λ/4传输线，用于 进行阻抗变换。在输入端和辅助功放之间也连接有λ/4传输线，用于使辅助功放支路与主 功放支路的时延和相位保持一致。其中主功放通常工作在A类或AB类，辅助功放则工作在 B类或C类，两路功放并联后再连接负载，即两路功放以电流相加的方式实现功率结合。在 整个输入信号的功率范围内主功放一直工作，而辅助功放只有在主功放达到饱和后才开始 工作。当辅助功放开始工作时，其输出的电流会改变主功放的输出端的等效阻抗匹配，即发 生有源负载牵引（active load pull)。这种特性会使主功放在保持饱和的状态下能够给负 载输出更多的电流，从而使Doherty功放的整体效率保持较高，线性度不会恶化，直至辅助 功放达到饱和。
[0004] 请参阅图2,其中虚线表示一般AB类功放的效率与输出功率的关系，实线表示 Doherty功放的效率与输出功率的关系。OdB处表示一般AB类功放和Doherty功放的最大 输出功率即饱和功率点。一般AB类功放的效率与输出功率之间呈现线性关系。而Doherty 功放在OdB处达到最大效率值(即峰值效率)，此时主功放和辅助功放都是最大输出功率。从 OdB回退6dB，Doherty功放在-6dB处（即回退功率点）也达到最大效率值，此时主功放为最 大输出功率，辅助功放不工作。因此，Doherty功放特别适用于主要工作于回退功率点的情 况。
[0005] 由于CMOS工艺的低廉价格和良好性能，在实现高度集成的射频收发模块时受到 越来越高的重视，目前已经可以取代除功放和开关之外所有的射频器件。对于功放设计来 说，由于CMOS晶体管较低的击穿电压和较低的增益，为了取得高功率输出，不能采用单端 结构，而必须采用差分结构。请参阅图3,差分结构的功放至少由两个功放单元组成一个差 分功放对，这两个功放单元的输入为等幅且相位差为180°的射频信号，输出为等幅且相位 差为180°的电压信号。一个或多个差分功放对通过电感耦合并串联，以电压结合的方式实 现功率结合，从而降低了每一个功放单元(通常为CMOS晶体管）的电压摆幅的压力；并且差 分功放对的虚拟接地点还消除了源级电感造成的增益较低的问题。
[0006] 为了提高回退功率点的效率，使用Doherty功放是最佳选择。为了采用CMOS工艺 制造出高功率输出的功放，又必须采用差分结构。那么将两者相结合所形成的Doherty差 分功放就兼具两者优点，然而这种结合存在很大的困难。由于现有的Doherty功放采用电 流结合方式，为使输出阻抗匹配更低，主功放支路和辅助功放支路都采用了 λ /4传输线。 如果改为差分结构，为了实现阻抗匹配，则每一差分支路都要使用λ/4传输线，这会占用 很大的芯片面积，并且使得电路结构更加复杂。因此目前常用的Doherty功放很难应用于 差分结构的CMOS功放中。
【发明内容】
[0007] 本申请所要解决的技术问题是提供一种将Doherty功放的原理应用于差分结构 的射频功放，从而实现具有差分结构的CMOS功放设计。
[0008] 为解决上述技术问题，本申请一种使用电压结合的Doherty差分功放包括一个功 率分配器、多个差分功放对、一个转换器、一个或多个阻抗变换器；
[0009] 所述功率分配器将单端信号分为四路等幅、相位依次相差90°的信号；
[0010] 每个差分功放对由两个功放单元组成，将一对等幅、相位差为180°的信号经放 大后输出；至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放；功率分配 器输出的两对差分信号中，一对差分信号作为主功放的输入，另一对差分信号作为辅助功 放的输入；构成主功放的所有差分功放对均具有第一直流偏置信号，构成辅助功放的所有 差分功放对或者具有相同的一个直流偏置信号，或者具有不同的多个直流偏置信号；将构 成辅助功放的所有差分功放对中的最大直流偏置信号称为第二直流偏置信号，则第一直流 偏置信号大于第二直流偏置信号，以使得构成主功放的所有差分功放对一起进入饱和区以 后，构成辅助功放的差分功放对才一起或先后进入饱和区；
[0011] 所述转换器实现主功放和辅助功放的功率结合，由多个电感组成；每个电感为一 对耦合的线圈，分别称为初级线圈和次级线圈；每个电感的初级线圈连接一个差分功放对 中的两个功放单元的输出端；具有相同直流偏置信号的差分功放对所连接的初级线圈相耦 合的次级线圈相连；
[0012] 所述阻抗变换器连接具有不同直流偏置信号的差分功放对所连接的初级线圈相 耦合的次级线圈，串联后的次级线圈支路在主功放的一端连接负载，在辅助功放的一端接 地。
[0013] 本申请Doherty差分功放具有回退功率点（乃至一定的回退功率范围内）的效率 高、尺寸紧凑、适用于CMOS工功放结构的特点。
【附图说明】
[0014] 图1是Doherty功放的原理结构示意图；
[0015] 图2是一般AB类功放(虚线)与Doherty功放(实线)的效率与输出功率的曲线图；
[0016] 图3是差分功放的原理结构示意图；
[0017] 图4是本申请Doherty差分功放的第一实施例的示意图；
[0018] 图5是本申请的第一实施例的效率与输出功率的曲线（当Zt = 2R。#时）；
[0019]图6是本申请的第一实施例的效率与输出功率的曲线（当Zt = Rtjpt时）；
[0020] 图7是本申请Doherty差分功放的第二实施例的示意图；
[0021] 图8是本申请的第二实施例的效率与输出功率的曲线。
[0022] 图中附图标记说明：
[0023] 10为功率分配器；20为主功放；21、22、……为差分功放对；30为辅助功放；40为 转换器；41、42、……为电感；51、52、……为阻抗变换器。
【具体实施方式】
[0024] 请参阅图4,这是本申请Doherty差分功放的第一实施例。其包括一个功率分配器 10、多个差分功放对21、22、……、一个转换器40、一个阻抗变换器51。
[0025] 所述功率分配器10将输入的单端射频信号分为四路幅值相等、相位依次相差 90°的射频信号。这四路信号分别记为0°信号、90°信号、180°信号和270°信号，并分 别构成了两对差分信号。
[0026] 所述差分功放对21、22、……用于将一对幅值相等、相位差为180°的差分信号进 行放大后输出。每个差分功放对由两个功放单元组成，典型的功放单元采用CMOS晶体管。 CMOS晶体管具有截止区、非饱和区(可变电阻区)、饱和区。如果功放单元处于截止区，则 差分功放不输出。如果功放单兀处于非饱和区，则将输入的一对差分信号小信号放大后输 出。如果功放单元处于饱和区，则对输入的一对差分信号进行功率放大后予以输出（典型的 功放工作区域)。至少一个差分功放对作为主功放，其余的差分功放均作为辅助功放。图4 中以两个差分功放对21、22作为主功放20,另外两个差分功放对31、32作为辅助功放30。 功率分配器输出的两对差分信号中，一对差分信号作为主功放20的输入，例如0°信号和 180°信号；另一对差分信号作为辅助功放30的输入，例如90°信号和270°信号。构成主 功放20的所有差分功放对21、22均具有第一直流偏置信号，构成辅助功放30的所有差分 功放对23、24均具有第二直流偏置信号。所述直流偏置