基于压缩感知的多频带信号欠采样重构方法及实现该方法的装置的制造方法
【技术领域】
[0001] 本发明涉及信号采集及信号重构领域。
【背景技术】
[0002] 随着信息技术的不断发展，信息传输的速率不断提高。多频带信号被广泛的应用 在射频通讯等技术中，其信号可以达到非常高的频率，以适应不同的国际、国内通信标准。 现代无线电系统中所传输信号的频率可高达S波段，带宽可以达到3GHz。虽然整个频带 较宽，但从频域上来看，多频带信号是由所处频谱位置不同的窄带信号组合而成。因此，多 频带信号可以被认为是稀疏信号。近些年提出的压缩感知理论为频域稀疏信号的欠奈奎斯 特采样提供了一个良好的切入点。该理论中，对稀疏信号进行采集的同时也相应的完成了 数据压缩处理。若待采集信号满足稀疏性，就可以利用压缩感知提出的方法实现高概率的 信号重构。压缩感知理论可行性所需满足的条件是：对待采集信号已具有较多的先验信息， 例如信号是否具有可压缩性获稀疏性。可压缩性和稀疏性通常是指在某个变换空间中的对 信号进行变换，所得系数中只有少量元素具有较大值，而其他大部分数据都等于零或者接 近于零。而多频带信号恰好满足上述条件，其在整个频带上只包含几个的窄带信号，其完全 符合压缩感知理论的先验条件。这就为将压缩感知利用应用于多频带信号的处理提供了可 能。
[0003] 如果利用传统的采样方法对上述高频多频带信号进行采样，则必须遵循奈奎斯特 采样定理，即其采样频率需高于信号最大频率的二倍，这就对ADC器件的采样速率提出了 极高的要求，同时过高的采样速率也会产生庞大的数据，也给后端信息的传输、存储等环节 带来巨大压力，现有信号采集设备和信号处理设备难以实现。解决数据过多常见的方案是 在采样之后进行信号压缩，但是，这种先采样后压缩的方法首先并不能够降低前端ADC器 件的采样速率，而且信号压缩与解压缩将会需要大量的时间和存储空间等资源。
【发明内容】
[0004] 本发明为了解决传统信号重构过程中采样率高，为后端信息的传输、存储带来巨 大压力，导致了信号重构周期长的问题，提出了一种基于压缩感知的多频带信号欠采样重 构方法及实现该方法的装置。
[0005] 基于压缩感知的多频带信号欠采样重构方法包括以下步骤：
[0006] 步骤一、被测多频带信号经功分器分为4路被测稀疏信号；
[0007] 步骤二、采用FPGA生成4路m序列，并获得4路m序列值；
[0008] 步骤三、4路被测稀疏信号分别与4路m序列一一对应，并采用乘法器进行混频，获 得4路混频彳目号；
[0009] 步骤四、采用低通滤波器对4路混频信号进行低通滤波，获得4路滤波信号；
[0010] 步骤五、采用数据采集卡对4路滤波信号进行采样，并将采样信号上传至上位机 中获得4个采样结果；
[0011] 步骤六、上位机根据4个采样结果通过正交匹配追踪方法实现对原始被测多频带 信号的重构，并根据4个采样结果的频谱与被测多频带信号的频谱的关系获得被测多频带 信号的频谱信息。
[0012] 实现上述基于压缩感知的多频带信号欠采样重构方法的装置包括功分器、FPGA、 信号调理电路、乘法器、低通滤波器、数据采集卡、远程控制器和上位机，所述FPGA用于生 成4路m序列，且所述4路m序列的初始种子取值均不相同，FPGA的每一路m序列输出端 分别与一个信号调理电路的调理信号输入端连接，每一个信号调理电路的调理信号输出端 分别与一个乘法器的一号信号输入端连接，功分器将被测多频带信号分为4路被测稀疏信 号，每一路被测稀疏信号分别与一个乘法器的二号信号输入端连接，每一个乘法器的信号 输出端均与一个低通滤波电路的信号输入端连接，每一个低通滤波电路的信号输出端分别 与数据采集卡的一个信号输入端连接，数据采集卡的信号输入输出端通过PXI总线与远程 控制器的第一信号输出输入端连接，远程控制器的第二信号输入输出端与上位机的信号输 出输入端连接。
[0013] 所述低通滤波器包括五个电感和九个电容，每个电感均分别与一个电容串联后并 联构成并联电路，该并联电路的信号输入端和信号输出端即为低通滤波器的信号输入端和 信号输出端，靠近并联电路的信号输出端的四个电感上分别并联一个电容。
[0014] 有益效果：本发明在保证高信号重构概率的前提下，大幅度降低了多频带信号的 采样率，能够使实际采样率远小于信号的乃奎斯特频率。本发明的能够降低对ADC器件的 速率的要求，同时极大减小采样数据量，节省存储空间，有利于数据的传输。本发明实现采 样与压缩同时进行，无需进行信号的压缩与解压缩，极大减少了时间和存储空间等资源的 使用。
【附图说明】
[0015] 图1为【具体实施方式】十所述的实现基于压缩感知的多频带信号欠采样重构方法 的装置的原理框图；图2为【具体实施方式】十三所述的处理模块的原理框图；图3为8阶m序 列发生器的线性反馈的移位寄存器示意图；图4为【具体实施方式】十一所述的低通滤波器的 电路图；图5和图6为重构信号与原信号在不同位置时的频谱对比图。
【具体实施方式】
【具体实施方式】 [0016] 一、本所述的基于压缩感知的多频带信号欠采样重构 方法，包括以下步骤：
[0017] 步骤一、被测多频带信号经功分器分为4路被测稀疏信号；
[0018] 步骤二、米用FPGA生成4路m序列，并获得4路m序列值；
[0019] 步骤三、4路被测稀疏信号分别与4路m序列一一对应，并采用乘法器进行混频，获 得4路混频彳目号；
[0020] 步骤四、采用低通滤波器对4路混频信号进行低通滤波，获得4路滤波信号；
[0021] 步骤五、采用数据采集卡对4路滤波信号进行采样，并将采样信号上传至上位机 中获得4个采样结果；
[0022] 步骤六、上位机根据4个采样结果通过正交匹配追踪方法实现对原始被测多频带 信号的重构，并根据4个采样结果的频谱与被测多频带信号的频谱的关系获得被测多频带 信号的频谱信息。
【具体实施方式】 [0023] 二、本与一所述的基于压缩感知的多频 带信号欠采样重构方法的区别在于，所述步骤二中m序列发生器生成4路m序列，并获得4 路m序列值的过程为：
[0024] 步骤二一、设定各触发器赋初始状态；
[0025] 步骤二二、设定触发器级联结构；
[0026] 步骤二三、对级联结构进行电路功能测试；
[0027] 步骤二四、对FPGA的输出引脚进行分配；
[0028] 步骤二五、进行锁相环模块设计，生成4路m序列；
[0029] 步骤二六、对FPGA的每个m序列输出通道设定初值，各通道初值不同且保持不 变；
[0030] 步骤二七、对FPGA输出的4路m序列进行数据采集，且数据采集的采样率与m序 列的跳变频率相同；
[0031] 步骤二八、设定采样时间，获得全部m序列在相应初值下完整的m序列值。
[0032] 本实施方式中，采用FPGA的软件程序代替现有硬件实现m序列的输出，减少了硬 件成本，m序列的生成更加可靠稳定。
【具体实施方式】 [0033] 三、本与一所述的基于压缩感知的多频 带信号欠采样重构方法的区别在于，所述上位机内嵌入有软件实现的处理方法，所述处理 方法包括：
[0034] 用于对系统采样参数进行设置和保存的系统参数设置步骤；
[0035]用于采集数据采集卡发送的采样信号的信号采集步骤；
[0036] 用于对信号采集模块采集到的信号进行数据存储的数据存储步骤；
[0037] 用于对信号采集模块采集的信号进行显示、频域分析和重构的信号处理步骤；
[0038] 用于将信号处理模块处理的分析结果生成报表的报表生成步骤。
[0039] 本实施方式中，上述处理方法是基于LabVIEW实现