输入输出阻抗校正电路与方法
【技术领域】
[0001] 本发明是有关于一种校正电路与方法，且特别是有关于一种集成电路 (IC:integratedcircuit)的输入输出阻抗的校正电路与方法。
【背景技术】
[0002] 集成电路的输入输出（I/0:INPUT/0UTPUT)的阻抗值通常被设计以与外界阻抗匹 配。然而，即使设计者已将集成电路的各输入输出的阻抗设计为固定值，制程、系统电压、温 度等环境变数仍可能影响集成电路的元件特性，导致输入输出的阻抗值发生漂移（drift)。
[0003] 对于双倍数据速率〇)DR:doubledatarate)晶片组而言，其输入输出可使用推 挽（push-pull)架构。在此架构下，双倍数据速率晶片组的输入输出阻抗由上拉阻抗和下 拉阻抗决定。一旦上拉阻抗和下拉阻抗不同（例如上拉阻抗和下拉阻抗发生不同方向的漂 移），造成双倍数据速率晶片组的输入输出的上拉能力与下拉能力不对称，将产生占空比误 差（dutycycleerror),严重影响双倍数据速率晶片组的效能。
[0004] 因此，集成电路的输入输出阻抗需进行校正。请参照图1，图1是习知的一种输入 输出阻抗校正电路100的不意图。在集成电路的输入输出阻抗的校正期间，第一输入输出 单元的第一上拉阻抗111和外挂参考电阻REXT的分压形成电压V01，且输入输出阻抗校正 电路100内建参考电压VREF。第一校正单元130依据电压V01与参考电压VREF的比较结 果，以利用第一设定值VSET1调整第一上拉阻抗111，而使电压V01趋近于参考电压VREF。 此时的第一设定值VSET1将被决定为集成电路中各输入输出单元的上拉阻抗的设定值，据 以校正集成电路的各上拉阻抗。
[0005] 依据上述决定的第一设定值VSET1，第二校正单元140再利用第二上拉阻抗121、 第二下拉阻抗122以及参考电压VREF，以进行下拉阻抗的校正。首先，第一校正单元120以 上述第一设定值VSET1设定第二输入输出单元的第二上拉阻抗121。接着，依据第二上拉阻 抗121与第二下拉阻抗122的分压形成电压V02,第二校正单元140对电压V02与参考电 压VREF进行比较，并以第二设定值VSET2调整第二下拉阻抗122的阻抗值以调整电压V02。 类似地，当电压V02被调整至趋近参考电压VREF时，此时的第二设定值VSET2将被决定为 集成电路中的各输入输出单元的下拉阻抗的设定值，据以校正集成电路的各下拉阻抗。藉 此，利用上述第一设定值VSET1和第二设定值VSET2,即可完成集成电路中各输入输出单元 的阻抗校正。
[0006] 然而，上述校正方法仍可能存在误差。特别是，由于第二校正单元140是依据上拉 阻抗的校正结果以进行下拉阻抗的校正，故当上拉阻抗存在校正误差时，下拉阻抗的校正 结果可能受上拉阻抗影响而更不准确，如此一来，将导致严重的占空比误差。
【发明内容】
[0007] 本发明提供一种输入输出阻抗校正电路与方法，可准确地对上拉阻抗与下拉阻抗 进行校正，并可避免下拉阻抗的校正受到上拉阻抗的校正误差影响，有效降低占空比误差。
[0008] 本发明的输入输出阻抗校正电路包括第一输入输出单兀、第二输入输出单兀、参 考电压产生单元、第一校正单元以及第二校正单元。参考电压产生单元提供参考电压。第 一校正单兀f禹接第一输入输出单兀与参考电压产生单兀，且根据第一输入输出单兀的第一 输入输出端的电压与参考电压而提供第一设定值以设定第一输入输出单兀的上拉阻抗，以 使第一输入输出端的电压趋近参考电压，其中第一设定值亦设定第二输入输出单元的上拉 阻抗。第二校正单兀f禹接第一输入输出单兀与第二输入输出单兀，且根据第一输入输出端 的电压与第二输入输出单元的第二输入输出端的电压而提供第二设定值以设定第二输入 输出单兀的下拉阻抗，以使第二输入输出端的电压趋近第一输入输出端的电压。
[0009] 本发明另提出一种输入输出阻抗校正方法，此方法包括下列步骤。首先，根据第一 输入输出单兀的第一输入输出端的电压与参考电压而提供第一设定值以设定第一输入输 出单元的上拉阻抗，以使第一输入输出端的电压趋近参考电压，其中第一设定值亦设定第 二输入输出单兀的上拉阻抗。接着，根据第一输入输出端的电压与第二输入输出单兀的第 二输入输出端的电压而提供第二设定值以设定第二输入输出单元的下拉阻抗，以使第二输 入输出端的电压趋近第一输入输出端的电压。
[0010] 基于上述，本发明实施例的输入输出阻抗校正电路与方法藉由比较第一输入输出 端的电压与参考电压，以及比较第一输入输出端的电压与第二输入输出端的电压，可将第 一输入输出单元的上拉阻抗和第二输入输出单元的下拉阻抗皆设定为趋近外挂参考电阻 的阻抗值。藉此，本发明实施例可分别获得上拉阻抗与下拉阻抗的准确校正，并可避免下拉 阻抗的校正受到上拉阻抗的校正误差影响，有效降低占空比误差。
[0011] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
【附图说明】
[0012] 图1是习知的一种输入输出阻抗校正电路的示意图；
[0013] 图2是依照本发明的一实施例的一种输入输出阻抗校正电路的不意图；
[0014] 图3是依照本发明的一实施例的一种输入输出阻抗校正电路的不意图；
[0015] 图4是依照本发明的一实施例的一种输入输出阻抗校正方法的流程图。
[0016] 附图标记说明
[0017] 100、200:输入输出阻抗校正电路
[0018] 111 :第一上拉阻抗
[0019] 121 :第二上拉阻抗
[0020] 122 :第二下拉阻抗
[0021] 130、240 :第一校正单元
[0022] 140、250 :第二校正单元
[0023] 210 -.%一输入输出单兀
[0024] 211 :第一阻抗单元
[0025] 212 :第二阻抗单元
[0026] 220 :第二输入输出单元
[0027] 221 :第三阻抗单元
[0028] 222:第四阻抗单元
[0029] 230:参考电压产生单元
[0030] 241、251:比较器
[0031] 242、252:控制单元
[0032] 410~420:方法步骤
[0033]CT1~CT3:控制信号
[0034]Q1~Q4:晶体管
[0035] R1~R6:电阻
[0036]SW1、SW2:开关
[0037]V01、V02:电压
[0038]VDDQ:电源电压
[0039]VREF:参考电压
[0040] VSET1 :第一设定值
[0041] VSET2:第二设定值
[0042]REXT:外挂参考电阻
【具体实施方式】
[0043] 图2是依照本发明的一实施例的一种输入输出阻抗校正电路200的不意图，其中， 输入输出阻抗校正电路200可应用于集成电路的多个输入输出单元的阻抗校正。如图2所 不，输入输出阻抗校正电路200包括第一输入输出单兀210、第二输入输出单兀220、参考电 压产生单元230、第一校正单元240以及第二校正单元250。其中，第一输入输出单元210 与第二输入输出单兀220是集成电路的多个输入输出单兀的其中两个，且第一输入输出单 兀210的第一输入输出端（即电压V01的输出端）f禹接集成电路的一个脚位。在本实施例 中，集成电路例如是双倍数据速率晶片组，且上述的输入输出单元（例如第一输入输出单 元210或第二输入输出单元220)例如是输入输出电路（input/outputbuffer)。输入输出 单元可包括推挽架构，但本发明并不仅限于上述电路或元件种类。
[0044] 参考电压产生单元230用以提供参考电压VREF。第一校正单元240耦接第一输入 输出单兀210与参考电压产生单兀230,且根据第一输入输出单兀210的第一输入输出端的 电压V01与参考电压VREF的比较而提供第一设定值VSET1以设定第一输入输出单元210 的上拉阻抗，以使第一输入输出端的电压V01趋近参考电压VREF。其中，第一设定值VSET1 亦用以设定第二输入输出单元220的上拉阻抗。
[0045] 第二校正单元250耦接第一输入输出单元210与第二输入输出单元220,且根据 第一输入输