及「FFHVLT」（快速制程组态、高电压、低温）三 种环境变数下的输入输出单元的电流消耗情形。而下表四则列出在使用本发明实施例的输 入输出阻抗校正电路200进行校正后，上述三种制程条件下的输入输出单元的电流消耗情 形。
[0083] 表二
[0084]
[0085]
[0086] 表四
[0087]
[0088] 表中的^流消耗差异可\寸应于阻抗^在不同环境的变异。可以|人中看出，本发明 实施例的输入输出阻抗校正电路200可以更精准地校正阻抗，所以能改善集成电路因所属 环境变数不同所导致的阻抗变异，从而提升电路稳定度。
[0089] 图4是依照本发明的一实施例的一种输入输出阻抗校正方法的流程图。图4的输 入输出阻抗校正方法可由以上各实施例的输入输出阻抗校正电路200执行，或由其他相似 的硬体、韧体或软体执行。
[0090] 在此搭配图2中输入输出阻抗校正电路200的各个元件，以说明图4的方法流程。 首先，在步骤410根据第一输入输出单兀210的第一输入输出端的电压V01与参考电压 VREF而提供第一设定值VSET1以设定第一输入输出单兀210的上拉阻抗，以使第一输入输 出端的电压V01趋近参考电压VREF，其中第一设定值VSET1亦设定第二输入输出单元210 的上拉阻抗。
[0091] 接下来，在步骤420根据第一输入输出端的电压V01与第二输入输出单元220的 第二输入输出端的电压V02而提供第二设定值VSET2以设定第二输入输出单元220的下拉 阻抗，以使第二输入输出端的电压V02趋近第一输入输出端的电压V01。其中，上述步骤的 细节可参照图1至图3的实施例的说明，在此不再赘述。图4的方法流程至此结束。
[0092] 综上所述，本发明实施例的输入输出阻抗校正电路与方法藉由比较第一输入输出 端的电压与参考电压，以及比较第一输入输出端的电压与第二输入输出端的电压，可将第 一输入输出单元的上拉阻抗和第二输入输出单元的下拉阻抗皆设定为趋近外挂参考电阻 的阻抗值。藉此，本发明实施例不仅可分别获得上拉阻抗与下拉阻抗的准确校正，且即使上 拉阻抗的校正结果存在误差，本发明实施例在校正下拉阻抗时，亦不会因上拉阻抗的校正 误差而受到影响，从而改善输入输出的上拉能力与下拉能力间的不对称情形，并有效降低 占空比误差。此外，本发明实施例亦有助于改善集成电路因所属环境变数不同所导致的阻 抗变异，从而提升电路稳定度。
[0093]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人 员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视 后附的权利要求所界定者为准。
【主权项】
1. 一种输入输出阻抗校正电路，包括： 一第一输入输出单兀； 一第二输入输出单兀； 一参考电压产生单兀，提供一参考电压； 一第一校正单兀，稱接该第一输入输出单兀与该参考电压产生单兀，根据该第一输入 输出单兀的一第一输入输出端的电压与该参考电压而提供一第一设定值以设定该第一输 入输出单元的上拉阻抗，以使该第一输入输出端的电压趋近该参考电压，其中该第一设定 值亦设定该第二输入输出单元的上拉阻抗；以及 一第二校正单兀，I禹接该第一输入输出单兀与该第二输入输出单兀，根据该第一输入 输出端的电压与该第二输入输出单兀的一第二输入输出端的电压而提供一第二设定值以 设定该第二输入输出单元的下拉阻抗，以使该第二输入输出端的电压趋近该第一输入输出 端的电压。2. 如权利要求1所述的输入输出阻抗校正电路，其特征在于，该第一输入输出单兀包 括： 一第一阻抗单兀，稱接于一电源电压与该第一输入输出端之间，接收该第一设定值，提 供该第一输入输出单元的上拉阻抗； 一第二阻抗单元，其一端耦接该第一输入输出端，另一端接地； 一外挂参考电阻，位于该输入输出阻抗校正电路所属的集成电路外部，该外挂参考电 阻的一端耦接该第一输入输出端所对应的该集成电路的一脚位，另一端接地，提供一准确 电阻值；以及 该第二输入输出单元包括： 一第三阻抗单兀，f禹接于该电源电压与该第二输入输出端之间，提供该第二输入输出 单元的上拉阻抗；以及 一第四阻抗单元，其一端耦接该第二输入输出端，另一端接地，接收该第二设定值，提 供该第二输入输出单元的下拉阻抗。3. 如权利要求2所述的输入输出阻抗校正电路，其特征在于，该第二阻抗单元在该第 一校正单元与该第二校正单元决定该第一设定值与该第二设定值的期间关闭为截止状态。4. 如权利要求1所述的输入输出阻抗校正电路，其特征在于，每一上述校正单元包括： 一比较器，耦接上述输入输出单元其中至少一者，接收对应的该设定值所对应的上述 两个电压；以及 一控制单元，耦接于对应的该输入输出单元与该比较器之间，根据该比较器的输出调 整对应的该设定值。5. 如权利要求1所述的输入输出阻抗校正电路，其特征在于，该参考电压产生单元包 括： 一第一电阻； 一第二电阻； 一第一开关；以及 一第二开关，其中该第一开关的一端接地，该第二开关的一端耦接一电源电压，该第一 电阻与该第二电阻串接于该第一开关的另一端与该第二开关的另一端之间，该第一电阻与 该第二电阻的接点耦接该第一校正单元并提供该参考电压，该第一开关与该第二开关仅在 该第一校正单元与该第二校正单元决定该第一设定值与该第二设定值的期间开启为导通 状态。6. 如权利要求1所述的输入输出阻抗校正电路，其特征在于，该第一输入输出单兀与 该第二输入输出单兀为一集成电路的多个输入输出单兀的其中两个，该第一输入输出端奉禹 接该集成电路的一个脚位；在该第一校正单元与该第二校正单元决定该第一设定值与该第 二设定值之后，该第一设定值设定该集成电路的每一个输入输出单元的上拉阻抗，且该第 二设定值设定该集成电路的每一个输入输出单元的下拉阻抗。7. -种输入输出阻抗校正方法，包括： 根据一第一输入输出单元的一第一输入输出端的电压与一参考电压而提供一第一设 定值以设定该第一输入输出单元的上拉阻抗，以使该第一输入输出端的电压趋近该参考电 压，其中该第一设定值亦设定一第二输入输出单元的上拉阻抗；以及 根据该第一输入输出端的电压与该第二输入输出单兀的一第二输入输出端的电压而 提供一第二设定值以设定该第二输入输出单元的下拉阻抗，以使该第二输入输出端的电压 趋近该第一输入输出端的电压。8. 如权利要求7所述的输入输出阻抗校正方法，其特征在于，提供每一上述设定值的 步骤包括： 比较对应的该设定值所对应的上述两个电压；以及 根据上述比较调整对应的该设定值。9. 如权利要求8所述的输入输出阻抗校正方法，其特征在于，提供每一上述设定值的 步骤更包括： 若该设定值在两相邻数值之间反复来回达到一预设次数，则将该设定值决定为上述两 相邻数值中使对应的该上拉阻抗或该下拉阻抗较低者。10. 如权利要求8所述的输入输出阻抗校正方法，其特征在于，提供每一上述设定值的 步骤更包括： 若该设定值已达最小值而且上述比较的结果连续指示应该减少该设定值而达到一预 设次数，则将该设定值决定为该最小值；以及 若该设定值已达最大值而且上述比较的结果连续指示应该增加该设定值而达到该预 设次数，则将该设定值决定为该最大值。11. 如权利要求7所述的输入输出阻抗校正方法，其特征在于，该第一输入输出单兀与 该第二输入输出单兀为一集成电路的多个输入输出单兀的其中两个，该第一输入输出端奉禹 接该集成电路的一个脚位，该输入输出阻抗校正方法更包括： 在决定该第一设定值与该第二设定值之后，使用该第一设定值设定该集成电路的每一 个输入输出单元的上拉阻抗，并使用该第二设定值设定该集成电路的每一个输入输出单元 的下拉阻抗。
【专利摘要】一种输入输出阻抗校正电路，包括第一输入输出单元、第二输入输出单元、参考电压产生单元、第一校正单元以及第二校正单元。第一校正单元根据第一输入输出单元的第一输入输出端的电压与参考电压而提供第一设定值以设定第一输入输出单元的上拉阻抗，以使第一输入输出端的电压趋近参考电压，其中第一设定值亦设定第二输入输出单元的上拉阻抗。第二校正单元根据第一输入输出端的电压与第二输入输出单元的第二输入输出端的电压而提供第二设定值以设定第二输入输出单元的下拉阻抗，以使第二输入输出端的电压趋近第一输入输出端的电压。
【IPC分类】H03K19/00
【公开号】CN104935321
【申请号】CN201410100013
【发明人】孙弘霖
【申请人】扬智科技股份有限公司
【公开日】2015年9月23日
【申请日】2014年3月18日