数模转换器的制造方法
【技术领域】
[0001]本发明涉及一种数模转换器。
【背景技术】
[0002]逐次逼近型数模转换器，也称SAR型ADC采用二元法算法依次比较输入信号与参考电平的大小，以得到输入信号的数字量化结果。这种串行比较方式，使SAR型ADC相对其它类型的ADC，例如并行(即flash)型、流水线(即pipeline)型ADC，更具备低功耗的优势。
[0003]SAR型ADC的串行量化方式同时也限制了这种ADC的量化速度。现代通信中需要传输大量的图片、视频等多媒体信息，带宽拓展到1Mhz量级，精度要求在1bit以上，SAR型ADC对这种精度与速度的通信需求就显得捉襟见肘了。
[0004]如图1所示，流水线(即pipeline)型ADC又称为子区式ADC，它由级联的若干级电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。其快速精确的η位转换器是由分为两段以上的子区(流水线)来完成。每级电路的采样/保持器对输入信号取样后先由一个m位分辨率的粗A/D转换器来对输入信号进行量化，接着用一个至少η位精度的乘积型数模转换器(MDAC)来产生一个对应于量化结果的模拟电平并送至求和电路，然后由求和电路从输入信号中减掉此模拟电平，并将差值精确放大到某一固定增益后送交下一级电路进行处理。经过这样各级的处理后，再由一个较高精度的K位精细A/D转换器对残余信号进行转换。最后将上述各级粗、细A/D的输出组合起来以构成高精度的η位输出。流水线型ADC结合了并行ADC的特点，速度较快，可以达到数百Mhz的量化带宽，但由于需要η个高性能的运算放大器，流水线型ADC的功耗较大，无法满足手持通信设备低功耗的应用要求。
[0005]现有的Pipelined-SAR型ADC采用低精度的SAR型ADC取代流水线型ADC内部的比较器，使之兼具SAR与流水线性两种ADC的优点，但由于系统中存在不交叠时钟和采样时钟、多位逐次逼近时钟和清零等控制，复杂的时序是这种结构的实现难点之一。
【发明内容】
[0006]针对现有技术的不足，本发明旨在于提供一种可解决上述技术问题的数模转换器。
[0007]为实现上述目的，本发明采用如下技术方案:
[0008]—种数模转换器，其特征在于:其包括第一级SAR型子数模转换电路、第二级SAR型子数模转换电路、误差放大电路和数字误差校正电路；
[0009]第一级SAR型子数模转换电路用于对输入信号进行6位的初级量化处理，以获取并输出高6位信号至数字误差校正电路，及输出剩余的残差信号至误差放大电路；
[0010]误差放大电路用于放大该残差信号，并将放大后的信号发送至第二级数模转换电路；
[0011]第二级SAR型子数模转换电路用于对该放大后的信号进行7位的次级量化处理，以获取并输出低7位信号至数字误差校正电路；该第二级SAR型子数模转换电路和第一级SAR型子数模转换电路使用同一参考电压；
[0012]数字误差校正电路用于将高6位信号和低7位信号进行错位相加，以得到12位数字量化信号。
[0013]优选地，该数模转换器还包括时序产生电路和DLL模块，该时序产生电路用于根据参考时钟提供第一级SAR型时钟给第一级SAR型子数模转换电路，以及输出第二级SAR型时钟d_DLL模块用于根据该第二级SAR型时钟产生固定延时的时钟信号，以提供给第二级SAR型子数模转换电路。
[0014]优选地，该第一级SAR型子数模转换电路和第二级SAR型子数模转换电路均采用全电容式SAR型数模转换。
[0015]本发明的有益效果至少如下:
[0016]1、本发明相对传统的流水线型ADC，减少了集成运放的数量，有效节省功耗。另外，传统的pipelined-SAR型ADC需要采用多个参考电平，从而提高时序电路的复杂性，也不利于降低功耗，而本发明采用半增益放大的方式，使得第一级数模转换电路和第二级数模转换电路可使用同一参考电压，简化电路结构，降低功耗。
[0017]2、该DLL模块可使得第一级和第二级SAR型子数模转换电路同时在非放大周期内量化，加快量化速度，时序更为简洁，且第二级SAR型子数模转换电路的工作时钟不会受到工艺的偏差与时钟的抖动影响，有效防止了时序错误。
【附图说明】
[0018]图1为现有的流水线型ADC的结构不意图。
[0019]图2为本发明数模转换器的较佳实施方式的结构示意图。
[0020]图3为图2的数模转换器中涉及的各时钟的时序图。
[0021]图4为本发明数模转换器涉及的全电容式SAR型数模转换器的结构示意图。
【具体实施方式】
[0022]下面将结合附图以及【具体实施方式】，对本发明做进一步描述:
[0023]请参见图2，本发明涉及一种数模转换器，其较佳实施方式包括第一级SAR型子数模转换电路101、第二级SAR型子数模转换电路102、误差放大电路104和数字误差校正电路 106。
[0024]第一级SAR型子数模转换电路101用于对输入信号Vin进行6位的初级量化处理，以获取并输出高6位信号D0-D5至数字误差校正电路106，及输出剩余的残差信号Vres至误差放大电路104 ；
[0025]误差放大电路104用于放大该残差信号Vres，并将放大后的信号发送至第二级数模转换电路102 ;
[0026]第二级SAR型子数模转换电路102用于对该放大后的信号进行7位的次级量化处理，以获取并输出低7位信号D6-D12至数字误差校正电路106 ;该第二级SAR型子数模转换电路102和第一级SAR型子数模转换电路101使用同一参考电压Vref ;
[0027]数字误差校正电路106用于将高6位信号和低7位信号进行错位相加，以得到12
位数字量化信号。
[0028]本发明相对传统的流水线型ADC，减少了集成运放的数量，有效节省功耗。另外，传统的pipelined-SAR型ADC需要采用多个参考电平，从而提高时序电路的复杂性，也不利于降低功耗，而本发明采用半增益放大的方式，使得第一级数模转换电路101和第二级数模转换电路102可使用同一参考电压，简化电路结构，降低功耗。
[0029]本实施例中，该数模转换器还包括时序产生电路105和DLL (delay locked loop，延迟锁相环)模块103，该时序产生电路105用于根据参考时钟提供第一级SAR型时钟给第一级SAR型子数模转换电路，以及输出第二级SAR型时钟；该DLL模块103用于根据该第二级SAR型时钟产生固定延时的时钟信号，以提供给第二级SAR型子数模转换电路。
[0030]该DLL模块103可使得第一级和第二级SAR型子数模转换电路同时在非放大周期内量化，加快量化速度，时序更为简洁，且第二级SAR型子数模转换电路的工作时钟不会受到工艺的偏差与时钟的抖动影响，有效防止了时序错误。
[0031]优选地，该时序产生电路105还根据参考时钟产生系统时钟、采样时钟和提供误差放大电路104的放大时钟，各时钟的时序关系可参见图3。
[0032]本实施例中，该第一级SAR型子数模转换电路101和第二级SAR型子数模转换电路102均采用全电容式SAR型数模转换器(如图4所示)，有利于进一步简化时序和采样电路，具体结构和原理由现有技术可获知，不再赘述。
[0033]对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。
【主权项】
1.一种数模转换器，其特征在于:其包括第一级SAR型子数模转换电路、第二级SAR型子数模转换电路、误差放大电路和数字误差校正电路； 第一级SAR型子数模转换电路用于对输入信号进行6位的初级量化处理，以获取并输出高6位信号至数字误差校正电路，及输出剩余的残差信号至误差放大电路； 误差放大电路用于放大该残差信号，并将放大后的信号发送至第二级数模转换电路；第二级SAR型子数模转换电路用于对该放大后的信号进行7位的次级量化处理，以获取并输出低7位信号至数字误差校正电路； 该第二级SAR型子数模转换电路和第一级SAR型子数模转换电路使用同一参考电压；数字误差校正电路用于将高6位信号和低7位信号进行错位相加，以得到12位数字量化信号。2.如权利要求1所述的数模转换器，其特征在于:该数模转换器还包括时序产生电路和DLL模块，该时序产生电路用于根据参考时钟提供第一级SAR型时钟给第一级SAR型子数模转换电路，以及输出第二级SAR型时钟；该DLL模块用于根据该第二级SAR型时钟产生固定延时的时钟信号，以提供给第二级SAR型子数模转换电路。3.如权利要求1或2所述的数模转换器，其特征在于:该第一级SAR型子数模转换电路和第二级SAR型子数模转换电路均采用全电容式SAR型数模转换。
【专利摘要】数模转换器包括第一级SAR型子数模转换电路、第二级SAR型子数模转换电路、误差放大电路和数字误差校正电路；第一级SAR型子数模转换电路用于对输入信号进行6位的初级量化处理，以获取并输出高6位信号至数字误差校正电路，及输出剩余的残差信号至误差放大电路；误差放大电路用于放大该残差信号，并将放大后的信号发送至第二级数模转换电路；第二级SAR型子数模转换电路用于对该放大后的信号进行7位的次级量化处理，以获取并输出低7位信号至数字误差校正电路；该第二级SAR型子数模转换电路和第一级SAR型子数模转换电路使用同一参考电压；数字误差校正电路用于将高6位信号和低7位信号进行错位相加，以得到12位数字量化信号。本发明结构简单，可有效节省功耗。
【IPC分类】H03M1/38
【公开号】CN105187066
【申请号】CN201510472245
【发明人】邹敏瀚, 王日炎, 黄胜, 林汉雄, 周伶俐
【申请人】广州润芯信息技术有限公司
【公开日】2015年12月23日
【申请日】2015年8月4日