带有预加重均衡的摆幅可调整的sst型数据发送器的制造方法
【技术领域】
[0001] 本发明属于数据通信高速互连集成电路的技术领域，是一种带有预加重均衡的摆 幅可调整的SST型数据发送器，能够根据信道的损耗大小调整输出信号的摆幅，并且提供 了低功耗的预加重方式，能有效地补偿高速数据通信因信道频宽不足带来的信号衰减，能 用于各种数据通信发送器或收发器系统中，也能作为独立IP使用。
【背景技术】
[0002] 图1为一种典型的高速数据通信系统，该系统主要由发送器100、传输媒介105、交 流耦合106a (或直流耦合106b)、接收器108构成。数据的收发和传送过程如下：差分数字 信号109由发送器100驱动，通过传输媒介105的传送，信号到达接收端由接收器108接收 并恢复为差分数字信号110。为减少信号的反射，通常可以在发送端、接收端或两端同时配 置用于匹配传输媒介信道阻抗的端接电阻107a和107b。所述接收器端接电阻107a和107b 的偏置电位VRX在直流耦合时可以接到固定电位或悬空，但在交流耦合时必须接固定电位。 传输媒介105可以包括但不限于以下一种或多种的组合：芯片封装、印制电路板、背板、连 接器、各种类型的线缆等。
[0003] 随着数据通信速度的快速提高，目前已达到几个吉赫兹（GHz)或几十吉赫兹，传 输媒介105的信道频宽大大低于数据传输速率，由此引起的基于信号频率的衰减会使数据 完整性严重受损，误码率大大提高。为补偿在传输媒介105中的信号衰减，采用预加重均 衡技术在信号进入传输媒介105之前对其进行预处理，输出差分信号111，即对于信号中的 高频成分提高其输出幅度114,而对于低频成分降低输出幅度113。信号经过传输媒介105 的传送，其高频成分的衰减大于低频成分，当信号到达接收端时，高低频成分的幅度趋于一 致，达到均衡，形成接收端的差分输入信号112。
[0004] 发送器100是一种带有预加重均衡的n+1抽头电源串联电阻（source series terminated，SST)型数据发送器。数据信号109经过延时控制电路103产生两路或多路不 同延迟的数据信号，并将信号送入到预驱动级102。预驱动级102对信号进行处理后，驱动 发送电路101a、101b、101c等多个分支，实际抽头数可以根据传输媒介的性能进行配置。发 送电路101a结构如图2所示，为经典的SST型结构。发送电路101a、101b、101c等各个分 支在输出端l〇4a和104b短接，驱动输出差分信号111。
[0005] 所述带预加重均衡的SST型数据发送器100存在两个问题。第一个问题是输出的 摆幅固定为发送电路的供电电压VSST。对于损耗大的传输媒介，大的输出摆幅能够有效的降 低信号的误码率；但是对于损耗小的传输媒介，浪费了能耗，降低了能量效率。第二个问题 是在输出信号的高频成分时能够较充分地利用电源供给的能量，效率很高；但是当输出信 号的低频成分时，却浪费了大量的能耗，能效较低，而且随着预加重强度的提高，能效快速 下降，严重限制了 SST型数据发送器电路配置预加重均衡以补偿传输媒介信道频宽不足的 能力。这两个问题阻碍了这一结构在数据通信，特别是高速数据通信领域的广泛应用。
【发明内容】
[0006] 本发明针对带预加重均衡的SST型发送器效能较低的缺陷，提出了一种带有预加 重均衡的摆幅可调整的SST型数据发送器。
[0007] 这里以二抽头SST型发送器为例描述其结构，多抽头SST型发送器的电路结构可 以此为基础简单拓展。如图3所示，所述发送器由预驱动电路102和SST型发送电路组成。 SST型发送电路由101a、101b、101c等N个相同的SST单元做成。预驱动级由两部分组成： 逻辑模块201和功能选择模块。功能选择模块由202a、202b、202c等N个相同的单元组成， 功能选择模块的每个单元都由6个多路选择器（多路复用器）203、204、205、206、207、208 组成。
[0008] 所述SST型发送电路由多个完全相同的SST单元组成。每个SST单元由三个PM0S 晶体管（?]?1、？]\12、？]\〇)、三个匪05晶体管（匪1、匪2、匪3)和两个电阻（1?1、1?2)组成。
[0009] 对于第k个SST单元的连接关系如下：
[0010] 1) PM1的源极接电源；PM1漏极与匪1的漏极、电阻R3和电阻R1相连；PM1的栅极 与第k个功能选择模块单元的第1个多路复用器203的输出端相连；
[0011] 2)NM1的源极接地；NM1漏极与PM1的漏极、电阻R3和电阻R1相连；NM1的栅极与 第k个功能选择模块单元的第2个多路复用器204的输出端相连；
[0012] 3)匪3的源极与PM3的源极和电阻R4相连；NM3的漏极与PM3的漏极和电阻R3相 连；匪3的栅极与第k个功能选择模块单元的第3个多路复用器205的输出端相连；
[0013] 4) PM3的源极与匪3的源极和电阻R4相连；PM3的漏极与匪3的漏极和电阻R3相 连；匪3的栅极与第k个功能选择模块单元的第4个多路复用器206的输出端相连；
[0014] 5) PM2的源极接电源；PM2漏极与NM2的漏极、电阻R4和电阻R2相连；PM2的栅极 与第k个功能选择模块单元的第5个多路复用器207的输出端相连；
[0015] 6) NM2的源极接地；NM2漏极与PM2的漏极、电阻R4和电阻R2相连；NM2的栅极与 第k个功能选择模块单元的第6个多路复用器208的输出端相连；
[0016] 7)R1 -端与PM1的漏极、NM1的漏极、R3相连；R1的另一端与发送器的输出104a 相连；
[0017] 8) R2 -端与PM2的漏极、NM2的漏极、R4相连；R2的另一端与发送器的输出104b 相连；
[0018] 9) R3 -端与PM1的漏极、NM1的漏极和电阻R1相连；R3的另一端与PM3的漏极和 匪3的漏极相连；
[0019] 10) R4 -端与PM2的漏极、NM2的漏极和电阻R2相连；R4的另一端与PM3的源极 和匪3的源极相连。
[0020] 所述的逻辑模块201由8个模块（8个逻辑门209~216)组成。逻辑模块的输入 信号为两路差分的信号D[n]，万向，D[n+1], D[n + \]，209~216的结构完全相同，都是有 4个PM0S晶体管和4个NM0S晶体管组成，区别是不同单元中各个晶体管的输入信号不同。
[0021] 如图4所示，以216为例说明8个晶体管的连接：
[0022] 1) PM4的源极接电源；PM4的漏极与PM5的源极相连；PM4的栅极与输入信号 Ζ^ΓΓΓ? 相连；
[0023] 2) PM5的源极与PM4的漏极相连；PM5的漏极与NM4的漏极、NM6的漏极、PM7的漏 极和输出端相连；PM5的栅极与万^相连；
[0024] 3)ΡΜ6的源极接电源；ΡΜ6的漏极与ΡΜ7的源极相连；ΡΜ6的栅极接地；
[0025] 4) ΡΜ7的源极与ΡΜ6的漏极相连；ΡΜ7的漏极与ΝΜ4的漏极、ΝΜ6的漏极、ΡΜ5的漏 极和输出端相连；ΡΜ7的栅极与D[η]相连；
[0026] 5) ΝΜ4的源极与匪5的漏极相连；ΝΜ4的漏极与ΡΜ5的漏极、ΡΜ7的漏极、ΝΜ6的漏 极和输出端相连；ΝΜ4的栅极与D[η]相连；
[0027] 6)匪5的源极接地；ΝΜ5的漏极与ΝΜ4的源极相连；ΝΜ5的栅极与+1]相连;
[0028] 7) NM6的源极与匪7的漏极相连；NM6的漏极与PM5的漏极、PM7的漏极、NM4的漏 极和输出端相连；NM6的栅极接地；
[0029] 8)匪7的源极接地；NM7的漏极与NM6的源极相连；NM7的栅极接地。
[0030] 所述功能选择模块由N个完全相同的单元202a、202b、202c等组成。202a又由6 个结构相同的多路复用器（203~208)组成。203~208都是由5个PM0S晶体管和5个 NM0S晶体管组成，区别是不同单元的晶体管的栅极输入信号不同。
[0031] 如图5所示，以208为例说明10个晶体管的连接：
[0032] 1) PM8的源极接电源；PM8的漏极与PM9的源极相连；PM8的栅极连接控制信号 ΓΛ3；
[0033] 2) PM9的源极与PM8的漏极相连；PM9的漏极与NM8的漏极、PM11的漏极、匪10的 漏极、PM12的漏极、NM12的漏极和输出端相连；PM9的栅极与逻辑模块中的216的输出端相 连；
[0034] 3)PM10的源极接电源；PM10的漏极与PM11的源极相连；PM10的栅极连接控制信 号
[0035] 4)ΡΜ11的源极与ΡΜ10的漏极相连；ΡΜ11的漏极与ΝΜ8的漏极、ΡΜ9的漏极、匪10 的漏极、ΡΜ12的漏极、W12的漏极和输出端相连；ΡΜ11的栅极与逻辑模块中的215的输出 端相连；
[0036] 5)ΡΜ12的源极接电源；ΡΜ12的漏极与ΝΜ8的漏极、ΡΜ9的漏极、ΝΜ10的漏极、ΡΜ11 的漏极、匪12的漏极和输出端相连；ΡΜ12的栅极接电源；
[0037] 6) ΝΜ8的源极与ΝΜ9的漏极相连；ΝΜ8的漏极与ΡΜ9的漏极、ΡΜ11的漏极、匪10的 漏极、ΡΜ12的漏极、ΝΜ12的漏极和输出端相连；ΝΜ8的栅极与逻辑模块中的216的输出端相 连；
[0038] 7)ΝΜ9的源极接地；ΝΜ9的漏极与ΝΜ8的源极相连；ΝΜ9的栅极连接控制信号ΕΝ3 ;
[0039] 8)匪10的源极与匪11的漏极相连；匪10的漏极与ΡΜ9的漏极、ΡΜ11的漏极、ΝΜ8 的漏极、ΡΜ12的漏极、W12的漏极和输出端相连；ΝΜ10的栅极与逻辑模块中的215的输出 端相连；
[0040] 9)匪11的源极接地；匪11的漏极与匪10的源极相连；匪11的栅极连接控制信号 ΕΝ2 ；
[0041] 10)匪12的源极接地；匪12的漏极与ΝΜ8的漏极、ΡΜ9的漏极、匪10的漏极、ΡΜ11 的漏极、PM12的漏极和输出端相连；匪12的栅极连接控制信号r6WF/Gl ；
[0042] 11)EN2 和 EN3 满足：EN2 = C0NFIG0 .C0NFIG1，EN3 = C0NFIG0 .C0NFIG1 ;C0NFIG1 和C0NFIG2为输入到202a的控制信号。
[0043] 与现有技术相比，本发明的有益效果如下：
[0044] 本发明提供了带有预加重均衡的摆幅可调整的SST型数据发送器，将SST单元分 配给当前位信号和预加重信号，通过在差分输出端之间并联电阻实现低频信号的输出，克 服了现行带预加重均衡的SST型数据发送器在发送低频信号时能量存在较大浪费的缺陷， 大大提高了发送器的效能，在较高预加重强度下，本发明节省功耗至少50%。本发明提出 的SST数据发送器能够实现输出摆幅调整，使的同一个数据发送器能够应用于不同损耗的 传输媒介，进一步提高了能量效率。本发明可用于各种数据通信系统中，特别是在高速数据 通信中能体现出高效能的特点。
【附图说明】
[0045] 图1为典型高速数据通信系统示意图。
[0046] 图2为现行带预加重均衡的SST型发送电路。
[004