体偏置的电路与方法
【专利说明】体偏置的电路与方法
[0001]本申请是申请日为2014年4月18日、申请号为14/256799的美国专利申请的部分接续申请，该美国专利申请要求名为“MOS Body Effect Compensat1n for a High-SpeedMOS Switch”、申请日为2013年12月19日的美国临时专利申请61/918529的权益，二者都以全文结合在此。
技术领域
[0002]本发明的各方面指向开关电路，特别地指向基于晶体管的开关电路。
【背景技术】
[0003]晶体管被用于各种电路和设备，以在晶体管的源极和漏极之间为数据信号的通信提供可开关的通路。晶体管从关断状态(高电阻)切换到导通状态(低电阻)的阈值电压是源极体电压的函数，这被称为体效应。由于该体效应，晶体管在导通状态下的电阻(称为导通电阻)可能随着在晶体管源极与漏极之间通信的数据信号的不同电压而不同。由于导通电阻的变化，该通信的数据信号可能会被衰减。
【发明内容】
[0004]各示例的实施方式指向减小由于体效应的晶体管中导通电阻变化和信号衰减的方法和电路。在一些实施方式中，一种装置包括晶体管，晶体管具有源极、漏极、栅极以及体端。晶体管配置为，响应于提供到栅极的控制信号，从源极或漏极中的第一个向另一个提供数据信号。体偏置电路配置为，基于数据信号的电压而偏置晶体管的体端，以减小数据信号的衰减。在一种实施方式中，该装置包括体偏置晶体管和开关，体偏置晶体管的栅极被连接以保护体偏置晶体管免受静电放电(ESD)事件的影响。
[0005]在一种实施方式中，第一开关连接在第二晶体管与第一晶体管的源极或漏极中的第一个之间，第二开关连接在第三晶体管与第一晶体管的源极或漏极中的另一个之间。进一步地，第二晶体管的栅极连接在第二开关与第三晶体管之间，以及第三晶体管的栅极连接在第一开关与第二晶体管之间。
[0006]在一些实施方式中，提供数据切换的方法。利用晶体管，数据信号被在晶体管的源极与晶体管的漏极之间响应于控制信号而进行通信。基于数据信号的电压，晶体管的体端被偏置，以减小晶体管对数据信号的衰减。该方法还涉及到通过打开开关而将体偏置晶体管的栅极与晶体管的源极或漏极之一断开，其中体偏置晶体管的栅极连接在晶体管的源极或漏极之一与体偏置晶体管的源极或漏极之一之间。
[0007]以上的讨论/概要并不应视为描述了本发明的每一种实施方式或所有实施例。以下的附图和描述同样示出了各种实施方式。
【附图说明】
[0008]通过以下结合各附图进行的详细说明，可以更完整地理解各示例的实施方式，其中:
[0009]图1示出了根据本发明一个或多个实施方式的具有体偏置电路的第一开关电路；
[0010]图2示出了根据本发明的一个或多个实施方式的偏置体端以减小信号衰减的流程;
[0011]图3出了根据本发明一个或多个实施方式的具有体偏置电路的第二开关电路；以及
[0012]图4所示的是根据本发明一个或多个实施方式的具有体偏置电路的第三开关电路；
[0013]图5所示的是根据本发明的一个或多个实施方式的具有体偏置电路的第四开关电路。
【具体实施方式】
[0014]各实施方式的方面通过附图中的例子示出，并进行详细说明，此处所讨论的各实施方式亦可适于修改和替换形式。然而，应当理解的是，本发明不局限于所描述的特定实施方式。相反地，意欲覆盖所有落入包括定义在权利要求中的各方面中的本发明的所有修改、等同和替换。此外，本申请全文中所指的“示例”仅为表述之用，非为限制。
[0015]应当相信，本发明的各方面可应用在涉及到晶体管开关电路的多种不同类型的装置、系统和方法中。本发明的多个方面可以通过上下文所描述的种种示例展示，本发明并不限于所述的示例。
[0016]各示例的实施方式指向减小由于体效应引起的晶体管中导通电阻变化与信号衰减的方法与电路。在一些实施方式中，一种装置包括晶体管，晶体管具有源极、漏极、栅极与体端。晶体管配置为，响应于提供到栅极的控制信号，从源极或漏极中的第一个向另一个提供数据信号。如以上所述的，由于体效应，晶体管的导通电阻会出现变化。由于在导通电阻上的变化，数据信号可能会被晶体管衰减。体偏置电路配置为，基于数据信号的电压而偏置晶体管的体端，以减小由第一晶体管所展示的导通电阻的变化。由于导通电阻变化的减小，可以减小数据信号的衰减。
[0017]各实施方式可以不同地偏置N型晶体管或P型晶体管的体端。在一些实现中，体偏置电路配置为，通过将晶体管向着源极的源极电压或者漏极的漏极电压中较小者偏置，来偏置N型晶体管的体端。在另外一些实现中，体偏置电路配置为，将晶体管向着源极的源极电压与漏极的漏极电压中较大者偏置，来偏置P型晶体管的体端。
[0018]在一些实现中，体偏置电路包括第一和第二开关电路。为偏置N型晶体管，第一开关电路配置为，响应于漏极电压小于源极电压，将晶体管的体端连接到晶体管的漏极。第二开关电路配置为，响应于漏极电压大于源极电压，将晶体管的体端连接到晶体管的源极。
[0019]反过来，为偏置P型晶体管，第一开关电路配置为，响应于漏极电压大于漏极电压，将晶体管的体端连接到晶体管的漏极。第二开关电路配置为，响应于漏极电压小于源极电压，将晶体管的体端连接到晶体管的源极。
[0020]在一些实施方式中，体偏置电路配置和布置为将第一晶体管的体端偏置，以跟随输入数据信号的电压。例如，体偏置电路可以响应于输入的数据信号的电压增长而增大施加到体端上的电压，以及响应于输入的数据信号的电压降低而降低施加到体端上的电压。
[0021]还揭示了数据开关的方法。利用晶体管，数据信号被在晶体管的源极与晶体管的漏极之间响应于控制信号而进行通信。基于数据信号的电压，晶体管的体端被偏置，以减小晶体管对数据信号的衰减。若晶体管为N型晶体管，体端被朝向源极的源极电压或漏极的漏极电压中较小者偏置。若晶体管为P型晶体管，体端被朝向源极电压或漏极电路中较大者偏置。体端可以示例地通过将体端分别连接到源极或者漏极而朝向源极电压或者漏极电压偏置。
[0022]如以上所示的，各实施方式可以用来偏置N型或P型晶体管。尽管各实施方式并不限定于此，为简化说明，各示例基本都参考N型晶体管而展示并描述。
[0023]现在参考图示，图1示出了根据本发明一个或多个实施方式的具有体偏置电路的开关电路。开关电路100包括晶体管110，晶体管110具有源极⑶、漏极⑶、栅极(G)以及体端(B)。晶体管110配置为，响应于提供在栅极上的控制信号(Cntl)，从源极或漏极中的第一个向源极或漏极中的另一个提供数据信号(Data) ο如以上所述的，由于体效应，晶体管110的导通电阻会出现变化。由于在导通电阻上的变化，数据信号(Data)可能会被晶体管衰减。体偏置电路120配置为，基于漏极的漏极电压(Vd)和源极的源极电压(Vs)，偏置晶体管的体端，以减小晶体管110所展示的导通电阻的变化。由于导通电阻变化的减小，可以减小数据信号(Data)的衰减。
[0024]图2示出了根据本发明的一个或多个实施方式的偏置体端以减小信号衰减的流程。例如，该流程可以由图1中所示的体偏置电路来实现。模块210，监控晶体管的源极电压与漏极电压。在该流程中，P型晶体管和N型晶体管的偏置是不同的。对于N型晶体管，确定模块212将流程指向确定模块214。若漏极电压Vd小于源极电压Vs，确定模块214将流程指向模块218，将体端朝向漏极电压偏置。如果漏极电压Vd不小于源极电压Vs，确定模块214将流程指