一种具有体区自适应偏置功能的cmos soi射频开关结构的制作方法
【技术领域】
[0001]本发明涉及射频开关领域，尤其涉及一种具有体区自适应偏置功能的CMOS SOI射频开关结构。
【背景技术】
[0002]现代无线移动终端设备如智能手机、平板电脑等无线通信设备都集成了使用不同频带(GSM/EDGE，TD-SCDMA/WCDMA，FDD/TD-LTE)的多项无线通信服务。同时，这些移动终端设备不仅需要在多模多频的蜂窝式频带中工作，而且还提供了 WiF1、WiMAX, GPS、蓝牙、RFID和其他非蜂窝式通信服务。射频开关能够实现对多模和多频带功率放大器的使用，从而降低设计的复杂性并减少成本和功耗，而WiF1、蓝牙等模块同样需要依靠射频开关在传输和接收信号之间切换。此外，为了提高敏感性和避免串音，多天线设计越来越流行。这些原因使得射频开关在无线移动终端设备的射频前端设计中扮演越来越重要的角色。
[0003]GaAs pHEMT开关因为具备低直流功耗、低插入损耗高隔离度和良好的功率承受能力的特性使其在射频开关设计中占统治地位。然而通过采用高电阻率的衬底材料，SOI可以实现和GaAs工艺可以比拟的射频性能。另外，随着基频CMOS芯片的应用越来越广泛和静态总功耗持续降低，以及在单块芯片上集成射频前端电路的趋势，使得SOI MOSFET开关在低控制电压、高掷数开关应用和高集成度芯片设计中占据一定的优势。
[0004]对于部分耗尽型的SOI技术，含有浮体场效应管(FB FET)和体接触场效应管(BCFET)两种MOS管。FB FET的体区是悬浮的，无法直接进行偏置，称之为浮体技术。而BC FET的体区的电位是可以控制的，可以将其直接偏置到一个特定电位上。
[0005]图1为现有技术中使用SOIFB nMOS的发射和接收单刀双掷射频开关结构图。发射信号TX连接到发射通路FB nMOS开关管104的漏极，发射通路FB nMOS开关管104的源极连接到天线ANT，同时连接到接收通路FB nMOS开关管124的漏极，接收通路FB nMOS开关管124的源极连接到接收信号RX。电阻106 —端连接到发射通路FB nMOS开关管104的漏极，另一端连接到发射通路FB nMOS开关管104的源极。电阻126—端连接到接收通路FB nMOS开关管124的漏极，另一端连接到接收通路FB nMOS开关管124的源极。发射通路FB nMOS开关管104的栅极通过电阻102连接到控制信号VG1，接收通路FB nMOS开关管124的栅极通过电阻112连接到控制信号VG2。VGl与VG2在同一时刻保持其中之一为高电平VH(通常为2.0至2.5V)，另外一个为低电平VL(通常为-2.5至-2.0V)。当VGl为高电平VH，VG2为低电平VL时，发射通路FB nMOS开关管104导通，接收通路FB nMOS开关管124截止；当VGl为低电平VL，VG2为高电平VH时，发射通路FB nMOS开关管104截止，接收通路FB nMOS开关管124导通。使用FB MOSFET的开关能够获得较低的插入损耗，原因在于FB MOSFET器件具有非常大的等效体电阻。因此，FB MOSFET被认为是首选的射频开关管。对于低掷数的开关设计来说这是正确的。但是，由图2的SOI nMOS管横截面结构图我们可以发现，FB MOS管的主要问题在于，由于体区204的不可接入，其作为开关管将导致在大信号输入情况下，开关的线性和谐波特性无法满足开关指标要求。当开关管导通时，FB MOS管的体区204的电位将紧随源极206的电位，这里不会存在问题。然而当开关管截止以及大功率输入时，在堆叠的管子上会存在大信号不平衡分配的问题，体区204电位的不可控会引起大信号在周期内的部分时间内源-体二极管202和漏-体二极管222的正向导通，从而导致大信号波形的失真。特别地，随着开关掷数的增加，使用FB MOS作为开关管将大大恶化信号的二阶三阶谐波特性。
[0006]图3为现有技术中使用SOIBC nMOS的发射和接收单刀双掷射频开关结构图。发射信号TX连接到发射通路BC nMOS开关管304的漏极，发射通路BC nMOS开关管304的源极连接到天线ANT，同时连接到接收通路BC nMOS开关管324的漏极，接收通路BC nMOS开关管324的源极连接到接收信号RX。电阻306 —端连接到发射通路BC nMOS开关管304的漏极，另一端连接到发射通路BC nMOS开关管304的源极。电阻326 —端连接到接收通路BC nMOS开关管324的漏极，另一端连接到接收通路BC nMOS开关管324的源极。发射通路BC nMOS开关管304的栅极通过电阻302连接到控制信号VG1，接收通路BC nMOS开关管324的栅极通过电阻322连接到控制信号VG2。发射通路BC nMOS开关管304的体区通过电阻308连接到控制信号VB1，接收通路BC nMOS开关管324的体区通过电阻328连接到控制信号VB2。VGl与VG2在同一时刻保持其中之一为高电平VH (通常为2.0至2.5V)，另外一个为低电平VL (通常为-2.5至-2.0￥)。为了获得良好的谐波特性，对于体区的偏置，通常的做法是，VBl与VB2在同一时刻保持其中之一为高电平VBH(通常为0V)，另外一个为低电平VBL (通常为-2.5至-2.0V)。当VGl为高电平VH，VB1为高电平VBH，VG2为低电平VL, VB2为低电平VBL时，发射通路BC nMOS开关管304导通，接收通路BC nMOS开关管324截止；而当开关关闭时，VGl为低电平VL，VBl为低电平VBL，VG2为高电平VH，VB2为高电平VBH，发射通路BC nMOS开关管304截止，接收通路BC nMOS开关管324导通。如图2所示，在开关管导通态下对体区204进行OV偏置，在截止态下对体区204进行负偏置，这种偏置方法可以避免大功率输入时，截止端开关管源-体二极管202和漏-体二极管222的正向导通，从而减小功率的损耗，波形的谐波特性将大大改善。但是，这种技术方案的主要缺点在于，在体区204上放置一个大电阻和外加偏置电压，对射频信号可看作增加了一条到地的泄露路径，本质上相当于降低了体电阻，使得应用该种技术方案的BC nMOS开关的插入损耗较大。另一方面，随着开关掷数的增加，这种技术方案的缺点会显露得更多。由于对每一BC nMOS管都需要额外的大电阻和额外的体区偏置，这将导致更多的连线与接触，更复杂的逻辑控制，也会稍微增加开关芯片的面积，引入更严重的寄生效应以及更大的插入损耗。
【发明内容】
[0007]本发明的目的在于提出一种可降低插入损耗和二阶三阶谐波，使用晶体管SOI BCnMOS的射频开关结构——“体区电压自适应偏置”结构，该结构将BC nMOS开关管的体区连接到“二极管连接”的FB nMOS管的阳极，将BC nMOS开关管的栅极连接到“二极管连接”的FB nMOS管的阴极，避免了在体区增加额外的大电阻和额外的偏置电压。该技术方案使开关可以同时获得较低的插入损耗和较低的二次三次谐波性能；另一方面，在高开关掷数的情况下，本发明还可以简化射频开关的连线与结点接触、降低寄生效应以及节省芯片面积。
[0008]为达此目的，本发明采用以下技术方案:
一种具有体区自适应偏置功能的CMOS SOI射频开关结构，包括发射通路BC nMOS开关管、接收通路BC nMOS开关管、偏置电阻和FB nMOS偏置管，所述第一类偏置电阻包括第一偏置电阻、第二偏置电阻、第三偏置电阻和第四偏置电阻，所述FB nMOS偏置管包括第一偏置管和第二偏置管；
所述发射通路BC nMOS开关管设有的漏极与发射信号TX连接，所述发射通路BC nMOS开关管设有的源极连接到天线AN