体偏置控制电路的制作方法
【技术领域】
[0001] 本发明一般涉及电路，更具体地，涉及晶体管体偏置（bodybias)控制电路。
【背景技术】
[0002] 晶体管在集成电路中被用于实施电路装置。对于一些晶体管，诸如一些类型的场 效应晶体管，当高于阈值电压的电压被施加于晶体管的栅极时，载流子（例如，空穴或电 子）在晶体管的源极和漏极之间的沟道区域中移动。典型地，沟道区域位于掺杂的半导体 阱中。
[0003] 对于一些晶体管，晶体管的开关速度和亚阈值泄漏电流两者都是由阈值电压确定 的。对于FET，较高的阈值电压对应于较慢的开关速度和较低的泄漏电流。较低的阈值电压 对应于较快的开关速度，但具有较高的泄漏电流。泄漏电流的量影响了晶体管的功耗，其中 较高的泄漏电流对应于较高的功耗。
[0004] 晶体管的阈值电压（以及相应地泄漏电流、功率和开关速度）可以通过以与施加 于晶体管源极的电压（源电压）不同的电压偏置晶体管的体（典型地沟道区域所位于的 阱）被调整。反向体偏置可以被用于提高晶体管的阈值电压。对于NFET，反向体偏置是通 过将比施加于源极的电压（在一些例子中典型地是系统地（systemground) (VSS))小的电 压施加于体来执行的。对于PFET，反向体偏置是通过将比施加于源极的电压（在一些例子 中典型地是VDD)大的电压施加于体来执行的。
[0005] 正向体偏置可以被用于降低晶体管的阈值电压。对于NFET，正向体偏置是通过将 比施加于源极的电压高的电压施加于体来执行的。对于PFET，正向体偏置是通过将比施加 于源极的电压小的电压施加于体来执行的。
[0006] 在一些例子中，在操作期间，周围温度的上升导致更多的泄漏电流。因此，在较热 环境中操作的晶体管可能比在较冷环境中操作的晶体管产生更大量的泄漏电流。
【附图说明】
[0007] 通过参考附图，本发明可被更好地理解，并且使得其多个目的、特征以及优点对本 领域技术人员而言是显然的。
[0008] 图1是根据本发明的一个实施例的电路的框图。
[0009] 图2是根据本发明的一个实施例的电路的框图。
[0010] 图3是根据本发明的一个实施例的体偏置控制电路的电路图。
[0011] 图4是示出根据本发明的一个实施例的体偏置变化的曲线图。
[0012] 图5是根据本发明的另一实施例的体偏置控制电路的电路图。
[0013] 图6是示出根据本发明的另一实施例的体偏置变化的曲线图。
[0014] 除非另有说明，否则不同图中相同参考符号的使用指示着同样的项目。图不一定 按比例绘制。
【具体实施方式】
[0015] 以下给出了用于实施本发明的方式的详细描述。所述描述意在说明本发明，并不 应认为是限制性的。
[0016] 已经发现：提供在体偏置的转变（transition)期间随时间变动体偏置的有效变 化率（effectiverateofchange)的体偏置控制电路可提供能够在转变期间更如希望的 那样控制其电压调节的系统。
[0017] 如上所述，晶体管的泄漏电流可以通过改变体偏置以改变晶体管的阈值电压来改 变。选择性地调整电路的晶体管的泄漏电流以控制功率使用或调整操作速度可能是希望 的。并且，体偏置可在启动或复位时段期间被改变。
[0018]对于一些电路，泄漏电流量的变化引起电路的电流使用和功耗的变化。如果泄 漏电流变化得太快，则由给电路供电的电压调节器提供的电压可被拉到所希望的容限 (tolerance)之外。例如，电路的功率汲取的突然变化可导致来自给电路供电的电压调节器 的供给电压的过冲（overshoot)或下冲（undershoot)。容限之外的供给电压可导致电路操 作问题（例如，错误数据生成、错误复位和晶体管损坏）。因此，对于一些系统，希望在被施 加于电路的晶体管的体偏置的转变期间限制泄漏电流的变化量。
[0019] 然而，除了限制泄漏电流的变化量的要求以外，系统还可具有限制用于改变模 式（这里要求体偏置的变化）的时间的定时要求。这样的要求包括允许功率模式（power mode)改变或启动的时间。对于一些系统，更快的启动时间或更快的用于改变功率模式的时 间是优选的。
[0020] 为了使得能够实现快的启动或模式切换时间，可能希望泄漏电流的变化以正好比 将导致调节器输出电压被拉到容限之外的速率低的速率是线性的。在任何部分的转变期间 以更慢的速率改变泄漏电流将增加启动或功率模式切换时间。在转变中的任何点处泄漏电 流的更高变化率将导致调节的电压在容限之外。
[0021] 然而，对于一些类型的晶体管，在体偏置电压的范围上，由于体偏置变化造成的泄 漏电流的变化量与体偏置的变化量不成比例。对于一些晶体管，在源电压附近的偏置电压 处体偏置的小变化可以导致泄漏电流的较大变化量。在一个例子中，施加体偏置的离源电 压的初始IOOmV变化提供了大约23%的泄漏电流的减小。体偏置的离源电压的第二IOOmV 变化提供了大约12%的泄漏电流的减小。体偏置的离源电压的第三IOOmV变化提供了大 约9%的泄漏电流的减小。体偏置的离源电压的最后IOOmV变化提供了仅5%的泄漏电流 的减小。由此，虽然将体偏置从源电压变化至离源电压400mV的电压值导致大约49%的泄 漏电流的减小，但是该减小的几乎一半发生在第一IOOmV的变化中。针对来自典型的90nm 技术、55nm技术或之外的、在165C的环境中操作的、这里体偏置从0伏减小至-400mV的快 速角（fastcorner)NFET，提供了这些具体结果。
[0022] 在一个例子中，泄漏电流（Isubthreshtjld)对阈值电压（Vth)的依赖性如下所述，这里 Vgs是栅极至源极电压，Vt是温度电压（见以下所附的图像），并且Vds