一种阻抗校正电路和方法
【技术领域】
[0001]本发明属于为电子电路设计技术，涉及一种阻抗校正电路和方法。
【背景技术】
[0002]阻抗校正电路广泛应用于各种高速传输接口电路中，为了降低反射波从而达到最大的传输功率，各高速传输接口的阻抗值通常都有规定的大小。因为芯片内部电阻通常会有漂移情况，所以需要一个可以校正阻抗匹配的电路来做到精确的阻抗匹配。
[0003]通常，人们会在中测时通过激光束来对电阻进行修调，或者通过工艺控制来达到阻抗匹配。但是这两种方法都会因应用条件的改变而出现阻抗偏差，并不是理想的做法。
[0004]为此，提出一种新的阻抗校正电路和方法，来准确校正高速传输接口电路的内部阻抗。
【发明内容】
[0005]为了解决现有的阻抗校正方法存在因为应用条件的改变而出现阻抗偏差的技术问题，本发明提供一种阻抗校正电路和方法，该方法将外部精确电阻值和内部电阻分别转换为电压，然后通过比较这两个电压，根据比较结果调整内部电阻的大小，经过六个这样的比较和调整，最终使内部电阻达到精确的值。
[0006]本发明的具体技术解决方案如下:
[0007]一种阻抗校正的电路，其特征在于:包括电流源模块、开关电路、采样比较电路、逻辑控制电路、外置电阻以及内部可调电阻；
[0008]所述电流源模块用于向外置电阻和内部可调电阻提供偏置电流；
[0009]所述开关电路用于控制外置电阻/内部可调电阻与电流源模块和采样比较电路的连通；
[0010]所述采样比较电路用于获得调整后的内部可调电阻与外置电阻的比较结果；
[0011]所述逻辑控制电路用于根据采样比较电路反馈的比较结果调整内部可调电阻的阻值；
[0012]所述内部可调电阻包括列数为η的电阻阵列和η个电阻开关，η个电阻开关与电阻阵列每一列对应，每一列电阻的一端均接地，另一端均与电阻开关连接，相邻两列电阻的阻值满足:Ri = 2R(1-l)其中I彡i彡η。
[0013]上述开关电路包括单刀双掷开关Kl和单刀双掷开关Κ3，上述单刀双掷开关Kl的静触点与电流源模块连接，上述单刀双掷开关Kl的两个动触点分别与外置电阻所在支路或和内部可调电阻所在支路对应连接，上述单刀双掷开关Κ3的静触点与采样比较电路连接，上述单刀双掷开关Κ3的两个动触点分别与外置电阻所在支路和内部可调电阻所在支路对应连接。
[0014]上述采样比较电路包括电容Cl、电容C2、开关Κ2、开关Κ4以及电压比较器，上述电容Cl的一端与单刀双掷开关Κ3的静触点连接，上述电容Cl的另一端与电压比较器的正向输入端，同时电容Cl的另一端经过开关K2与逻辑控制电路连接，电压比较器的反相输入端经过开关K4接比较器共模电压vcm和电容C2，电压比较器的输出端接逻辑控制电路。
[0015]上述电流源模块包括运算放大器、PMOS功率管、电阻R1、有源电流镜、开关SI，
[0016]上述运算放大器与PMOS功率管Ml的栅极连接，电阻Rl的一端与PMOS功率管的漏极和运算放大器的反相输入端连接，电阻Rl的另一端接地，上述有源电流镜通过PMOS功率管产生电流，然后通过NMOS管M2镜像到另一支路，最后通过与运算放大器输出相连接的PMOS功率管和镜像支路输出参考电流，上述开关用来调节输出参考电流的大小，参考电压Vbg输入到运算放大器正相输入端。
[0017]逻辑控制电路包括信号生成模块、信号预设模块和信号控制模块，
[0018]上述信号生成模块用于产生η路阻值调节信号，每一路阻值调节信号控制一个电阻开关；
[0019]信号预设模块用于给η路阻值调节信号赋予初始值；
[0020]信号控制模块用于根据电压比较器输出的比较结果，按照阻值从大到小的原则控制多路阻值调节信号与对应的电阻开关处于连通状态。
[0021]一种阻抗校正的方法，其特殊之处在于:包括以下步骤:
[0022]I]设置电流源:
[0023]参考电压Vbg输入到运算放大器的正相输入端，运算放大器的输出作为PMOS功率管的输入，通过PMOS功率管的电流经电阻Rl转换成电压输入到运算放大器的反相输入端，形成负反馈，从而使PMOS功率管的栅极能得到一个稳定的电压，将这个电压输入到电流镜中，得到参考电流，通过开关SI的控制能够得到不同的参考电流；2]采样比较:
[0024]2.1】单刀双掷开关Κ1、单刀双掷开关Κ3的动触点均与外置电阻所在支路连通，电流首先流过外置电阻产生一个电压Vext，同时开关K2、开关K4闭合，电容Cl上存储的电荷量为(Vext-Vcm).Cl，C2上存储的电荷量为Vcm.C2 ；
[0025]2.2】单刀双掷开关K1、单刀双掷开关K3连通到内置电阻所在支路，内置电阻上产生一个电压Vin，同时开关K2、开关K4断开，根据电容Cl上的电荷守恒，能够得到电压比较器的正相输入端的电压为Vin-Vext+Vcm，而比较器的反相输入端的电压始终为Vcm，电压比较器输出电压Vin与电压Vext的比较结果；
[0026]当电压Vin大于电压Vext，电压比较器输出为I ;
[0027]当电压Vin小于电压Vext，电压比较器输出为O。
[0028]3]逻辑控制:
[0029]3.1】信号生成模块产生η路阻值调节信号，信号预设模块η路阻值调节信号赋予初始值m路阻值调节信号中的最高位设为I，其余各位均为O ;
[0030]3.2】信号控制模块用于根据电压比较器输出的比较结果，按照阻值从大到小的原则控制η路阻值调节信号与对应的电阻开关处于连通状态:
[0031]若电压比较器输出结果为1，最高位的I保持不变，同时将次高位置为1，其余各位置为O ;若电压比较器输出结果为0，最高位置为0，同时将次高位置为1，其余各位置为0，依次按从高位到低位的顺序重复这种过程η次，最后确定nbit输出。
[0032]4]内部开关电阻阵列
[0033]根据逻辑控制模块输出的nbit来控制内部调节电阻的大小。
[0034]上述η为6。
[0035]本发明的优点如下:
[0036]本发明提供的阻抗校正电路和方法，将电阻大小转换为电压大小，利用比较的方法，使内部电阻逐次逼近外置精确电阻。这种校正方法结构简单，精度高，而且可以克服因应用条件的改变而出现阻抗偏差。
【附图说明】
[0037]图1是本发明的方法的电路实现图；
[0038]图2为本发明的电流源产生电路实现图。
【具体实施方式】
[0039]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0040]一种阻抗校正的电路，包括电流源模块、开关电路、采样比较电路、逻辑控制电路、外置电阻以及内部可调电阻；电流源模块用于向外置电阻和内部可调电阻提供偏置电流；开关电路用于控制外置电阻/内部可调电阻与电流源模块和采样比较电路的连通；采样比较电路用于获得调整后的内部可调电阻与外置电阻的比较结果；逻辑控制电路用于根据采样比较电路反馈的比较结果调整内部可调电阻的阻值；内部可调电阻包括列数为η的电阻阵列和η个电阻开关，η个电阻开关与电阻阵列每一列对应，每一列电阻的一端均接地，另一端均与电阻开关连接，相邻两列电阻的阻值满足:Ri = 2R(1-l)其中I彡i彡η。开关电路包括单刀双掷开关Kl和单刀双掷开关Κ3，单刀双掷开关Kl的静触点与电流源模块连接，单刀双掷开关Kl的两个动触点分别与外置电阻所在支路或和内部可调电阻所在支路对应连接，单刀双掷开关Κ3的静触点与采样比较电路连接，单刀双掷开关Κ3的两个动触点分别与外置电阻所在支路和内部可调电阻所在支路对应连接。
[0041]采样比较电路包括电容Cl、电容C2、开关Κ2、开关Κ4以及电压比较器，上述电容Cl的一端与单刀双掷开关Κ3的静触点连接，上述电容Cl的另一端与电压比较器的正向输入端，同时电容Cl的另一端经过开关Κ2与逻辑控制电路连接，电压比较器的反相输入端经过开关Κ4接比较器共模电压vcm和电容C2，电压比较器的输出端接逻辑控制电路。电流源模块包括运算放大器、PMOS功率管、电阻R1、有源电流镜、开关SI，运算放大器与PMOS功率管Ml的栅极连接，电阻Rl的一端与PMOS功率管的漏极和运算放大器的反相输入端连接，电阻Rl的另一端接地，有源电流镜通过PMOS功率管产生电流，然后通过NMOS管M2镜像到另一支路，最后通过与运算放大器输出相连接的PMOS功率管和镜像支路输出参考电流，上述开关用来调节输出参考电流的大小，参考电压Vbg输入到运算放大器正相输入端。逻辑控制电路包括信号生成模块、信号预设模块和信号控制模块，信号生成模块用于产生η路阻值调节信号，每一路阻值调节信号控制一个电阻开关；信号预设模块用于给η路阻值调节信号赋予初始值；信号控制模块用于根据电压比较器输出的比较结果，按照阻值从大到小的原则控制多路阻值调节信号与对应的电阻开关处于连通状态。
[0042]一种阻抗校正的方法，包括以下步骤:
[0043]I]设置电流源:
[0044]参考电压Vbg输入到运算放大器的正相输入端，运算放大器的输出作为PMOS功率管的输入，通过PMOS功率管的电流经电阻Rl转换成电压输入到运算放大器的反相输入端，形成负反馈，从而使PMOS功率管的栅极能得到一个稳定的电压，将这个电压输入到电流镜中，得到参考电流，通过开关SI的控制能够得到不同的参考电流；
[0045]2]采样比较:
[0046]2.1】单刀双掷开关K1、单刀双掷开关K3的动触点均