T，同时连接到接收通路BC nMOS开关管设有的漏极，所述接收通路BC nMOS开关管设有的源极连接到接收信号RX ;所述第二偏置电阻一端连接到所述发射通路BC nMOS开关管的漏极，另一端连接到所述发射通路BC nMOS开关管的源极，所述第四偏置电阻一端连接到所述接收通路BC nMOS开关管的漏极，另一端连接到所述接收通路BC nMOS开关管的源极，所述发射通路BC nMOS开关管设有的栅极通过所述第一偏置电阻连接到控制信号VGl ;所述接收通路BC nMOS开关管设有的栅极通过第三偏置电阻连接到控制信号VG2，所述第一偏置管的漏极与自身的栅极相连后接到所述发射通路BCnMOS开关管的体区，所述第一偏置管的源极连接到发射通路BC nMOS开关管的栅极，所述第二偏置管的漏极与自身的栅极相连后接到接收通路BC nMOS开关管的体区，所述第二偏置管的源极连接到所述接收通路BC nMOS开关管的栅极。
[0009]所述CMOS SOI射频开关设有偏置结构，所述偏置结构包括独立BC nMOS开关管、第二类偏置电阻和第二类FB nMOS偏置管，所述第二类偏置电阻包括第五偏置电阻和第六偏置电阻；
所述第二类FB nMOS偏置管的漏极与自身栅极相连后连接到所述独立BC nMOS开关管的体区，所述第二类FB nMOS偏置管的源极连接到所述独立BC nMOS开关管的栅极，所述独立BC nMOS开关管的栅极通过第五偏置电阻连接到控制信号Vbias，所述第六偏置电阻的一端连接到所述独立BC nMOS开关管的漏极，另一端连接到所述独立BC nMOS开关管的源极。
[0010]所述发射通路BC nMOS开关管和接收通路BC nMOS开关管至少一个设有的源极和漏极可以互换。
[0011]所述发射通路BC nMOS开关管和接收通路BC nMOS开关管叠层串联大于I个。
[0012]本发明根据上述内容，对比图1现有的技术方案，在低频时两者可以获得相近的插入损耗，但在高频时本发明可以获得比图1现有的技术方案更低的插入损耗。另外本发明可以有效避免开关管源-体和漏-体二极管的正向导通，能获得更低的谐波性能。
[0013]本发明对比图3现有的技术方案，可以达到相似的直流偏置效果，但本发明并不需要在体区放置额外的大电阻和偏置电压，防止了增加一条到地的射频泄露路径，因此本发明可以使开关插入损耗减小0.1dB-0.15dB。另外本发明避免了在高开关掷数情况下的一系列复杂的连线、接触与逻辑控制，简化了开关的设计，且有效减小了开关芯片的面积与寄生效应。
【附图说明】
[0014]图1为现有技术中使用SOIFB nMOS管的发射和接收单刀双掷射频开关结构图； 图2为SOI nMOS简化的横截面结构图；
图3为现有技术中使用SOI BC nMOS的发射和接收单刀双掷射频开关结构图；
图4为本发明中一个实施例的电路示意图； 图5为应用了本发明中一个实施例的开关管的直流栅极电压和体区电压特性图。
[0015]图6为采用本发明中一个实施例的单刀双掷射频开关示意图；
图7为采用本发明中一个实施例的单刀八掷射频开关与图1和图3描述的现有技术中的开关的插入损耗对比图；
图8为采用本发明中一个实施例的单刀八掷射频开关与图1和图3描述的现有技术中的开关的隔离度对比图；
图9为采用本发明中一个实施例的单刀八掷射频开关与图1和图3描述的现有技术中的开关的二次谐波对比图；
图10为采用本发明中一个实施例的单刀八掷射频开关与图1和图3描述的现有技术中的开关的三次谐波对比图。
【具体实施方式】
[0016]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0017]如图4所示，一种具有体区自适应偏置功能的CMOS SOI射频开关结构，包括发射通路BC nMOS开关管604、接收通路BC nMOS开关管624、偏置电阻602、606、622、626和FBnMOS偏置管608、628。上述元器件的连接关系如下:发射信号TX连接到发射通路BC nMOS开关管604的漏极，发射通路BC nMOS开关管604的源极连接到天线ANT，同时连接到接收通路BC nMOS开关管624的漏极，接收通路BC nMOS开关管624的源极连接到接收信号RX，电阻606—端连接到发射通路BC nMOS开关管604的漏极，另一端连接到发射通路BC nMOS开关管604的源极，电阻626 —端连接到接收通路BC nMOS开关管624的漏极，另一端连接到接收通路BC nMOS开关管624的源极，发射通路BC nMOS开关管604的栅极通过电阻602连接到控制信号VGl，接收通路BC nMOS开关管624的栅极通过电阻622连接到控制信号VG2，FB nMOS偏置管608的漏极与栅极相连后接到发射通路BC nMOS开关管604的体区，FB nMOS偏置管608的源极连接到发射通路BC nMOS开关管604的栅极，FB nMOS偏置管628的漏极与栅极相连后接到接收BC nMOS开关管624的体区，FB nMOS偏置管628的源极连接到BC nMOS开关管624的栅极。
[0018]实现上述的CMOS SOI射频开关的偏置结构，所述偏置结构包括BC nMOS开关管404、偏置电阻402、406和FB nMOS偏置管408。上述元器件的连接关系如下:FB nMOS偏置管408的漏极与栅极相连后连接到BC nMOS开关管404的体区，FB nMOS偏置管408的源极连接到BC nMOS开关管404的栅极，BC nMOS开关管404的栅极通过电阻402连接到控制信号Vbias，电阻406 —端连接到BC nMOS开关管404的漏极，另一端连接到BC nMOS开关管404的源极。
具体实施例
[0019]如图6所示，应用了本发明所述技术接受单刀双掷射频开关，其结构为:
发射通路BC nMOS开关管604、接收通路BC nMOS开关管624、偏置电阻602、606、622、626和FB nMOS偏置管608、628。上述元器件的连接关系如下:发射信号TX连接到发射通路BC nMOS开关管604的漏极，发射通路BC nMOS开关管604的源极连接到天线ANT，同时连接到接收通路BC nMOS开关管624的漏极，接收通路BC nMOS开关管624的源极连接到接收信号RX。电阻606 —端连接到发射通路BC nMOS开关管604的漏极，另一端连接到发射通路BC nMOS开关管604的源极。电阻626 —端连接到接收通路BC nMOS开关管624的漏极，另一端连接到接收通路BC nMOS开关管624的源极。发射通路BC nMOS开关管604的栅极通过电阻602连接到控制信号VG1，接收通路BC nMOS开关管624的栅极通过电阻622连接到控制信号VG2。FB nMOS偏置管608的漏极与栅极相连后接到发射通路BC nMOS开关管604的体区，FB nMOS偏置管608的源极连接到发射通路BC nMOS开关管604的栅极。FB nMOS偏置管628的漏极与栅极相连后接到接收BC nMOS开关管624的体区，FB nMOS偏置管628的源极连接到BC nMOS开关管624的栅极。VGl与VG2在同一时刻保持其中之一为高电平VH(通常为2.0至2.5V)，另外一个为低电平VL (通常为-2.5至-2.0V)。当VGl为高电平VH，VG2为低电平VL时，发射通路BC nMOS开关管604导通，接收通路BC nMOS开关管624截止；而当VGl为低电平VL，VG2为高电平VH时，发射通路BC nMOS开关管604截止，接收通路BC nMOS开关管624导通。
[00