专利名称：偏置电路的制作方法
技术领域：
本发明涉及模拟集成电路领域，尤其涉及一种用于集成运算放大电路的偏置电路。
背景技术：
集成电路运算放大器(简称集成运放)是一种高增益直接耦合放大器，是最基本，最有代表性，应用最广泛的一种模拟集成电路，它广泛应用于现代电子技术的各个领域。集成运放自问世以来，已发展成品种繁多，性能各异的十分完整的产品系列。其中，有适用于多种用途的通用型集成运放，也有以一个或几个指标见长的特殊型集成运放。集成运放也由原先的单一通道发展为双通道，四通道甚至更多。多通道的集成运放，基本都使用共同的偏置电路。
从原理上说，集成运算放大电路实质上是一个具有高放大倍数的多级直接耦合放大电路。它的内部通常包含四个基本组成部分，即输入级、中间级、输出级和偏置电路。其中偏置电路的作用是向各放大级提供合适的偏置电流，确定各级静态工作点。在集成电路内部通常需要高质量的偏置电路，以提供稳定的偏置电压或偏置电流。特别对于多通道的集成运放，由于基本使用共同的偏置电路，还需重点考虑相邻通道间的相互串扰。
随着社会的发展，越来越多的家用电器、办公设备普及人们的生活，在这些消费类电子产品中，音响系统和VCD，DVD更是每个家庭不可缺少的消费品。生活水平的提高，使得人们对这些产品的性能要求也越来越高。这就对相应消费类IC的性能要求也越来越高。对于广泛应用于音响系统和VCD，DVD机上的集成运放及其同类型产品，国外几家知名半导体制造公司，如JRC的NJM4580，NJM4558/4559，NJM4560，National的LM833，TI的NE5532/5532A，Fairchild的MC4558，ST的MC4558，国内公司如华越，华晶，友旺的4558，4580，普遍都采用如下的偏置电路，一种如图1所示，一种如图2所示。
图1所示常见的偏置电路，当该电路上电以后，公共场效应管Q0导通，晶体管Q1，Q2有基极偏置，开始工作，产生偏置电流IBIAS1和IBIAS2，为整个集成运放两个通道提供静态工作点。流过公共场效应管Q0，二极管D1，D2的电流大小取决于公共场效应管Q0。由于二极管D1，D2受制造的工艺稳定性影响，会有一定的偏差，另外它们的温度系数也比较大。所产生的偏置电流会随着温度的变化而改变，从而影响整个电路的性能。另外，此偏置电路共同为整个集成运放两个通道提供静态工作点，当两个通道共同工作，或一个通道工作，另一个通道处于其他状态时，很容易产生两个通道间的相互干扰。
图2所示的也是一种常见的偏置电路，同图1的工作原理一样，也存在温度系数比较大和容易产生相邻两个通道间的相互干扰。使用稳压管Z1代替二极管D1，D2，但稳压管的稳定电压随着工作电流的不同而略有变化，由于制造工艺的分散性，使得它同样受制造的工艺稳定性影响而不易控制。
因此在设计多通道的集成运放(两个通道或两个通道以上)电路时，有必要使用一种新型的偏置电路，以提供更稳的静态工作点和提高通道隔离度。针对以上偏置电路存在的弊端，设计了一种新型的偏置电路，它能很好地稳定电路工作点和提高通道隔离度，是一种新型且实用的偏置电路。
发明内容
本发明的目的在于提供一种偏置电路，从而最小化温度对其中的偏置电流的影响并提高偏置电路中各通道之间的隔离度。
根据本发明，提供一种偏置电路，包括公共场效应管，其中公共场效应管的漏极连接于一高电位，公共场效应管的栅极连接于一低电位，所述偏置电路还包括多个晶体管电路，其中每个晶体管电路包括第一晶体管，第一晶体管的集电极连接于外部电路；第二晶体管，第二晶体管的基极连接于第一晶体管的基极和第二晶体管的集电极；第三晶体管，第三晶体管的集电极连接于第二晶体管的发射极，第三晶体管的基极连接于第一晶体管的发射极；第四晶体管，第四晶体管的集电极连接于第一晶体管的发射极，第四晶体管的基极连接于第二晶体管的发射极；以及一电阻，跨接于第三晶体管的发射极和第四晶体管的发射极之间，其中，每个晶体管电路的第二晶体管的集电极共同连接于公共场效应管的源极，并且每个晶体管电路的第三晶体管的发射极共同连接于所述低电压。
虽然采用了新型的偏置电路，并没有改变原IC内部各管脚的排列和功能。原IC与工业标准相对应的IC的管脚兼容。在具体的应用中，用采用了新型偏置电路的IC替代传统对应的IC芯片后，无须改变外围器件布局，但其温度性能和通道隔离度都有比较好的改善。
图1示出了现有技术中常用的一种偏置电路。
图2示出了现有技术中常用的另一种偏置电路。
图3示出了本发明偏置电路第一实施例的电路图。
图4示出了本发明偏置电路第二实施例的电路图。
具体实施方式
图3示出了本发明偏置电路第一实施例的电路图。如图3所示，该偏置电路100包括公共场效应管Q0和两个晶体管电路102和104。晶体管电路102包括晶体管Q1-Q4和电阻R1。Q2的基极连接于Q1的基极和Q2的集电极，Q3集电极连接于Q2的发射极，Q3的基极连接于Q1的发射极，Q4的集电极连接于Q1的发射极，Q4的基极连接于Q2的发射极，而电阻R1跨接于Q3的发射极和Q4的发射极之间。类似地，晶体管电路104包括晶体管Q5-Q8和电阻R2，它们之间的连接关系与晶体管电路102内晶体管Q1-Q4和电阻R1的连接关系相同。晶体管电路102中的晶体管Q2和晶体管电路104中晶体管Q6的集电极共同连接于公共场效应管Q0的源极，并且晶体管电路102中的晶体管Q3和晶体管电路104中晶体管Q7的发射极共同连接于低电压VEE。而同现有技术(图1和图2)相同，公共场效应管Q0的漏极连接于高电压VDD，其栅极连接于低电压VEE。
图3所示的偏置电路100中，Q0是偏置电路的公共部分，为N沟道结型场效应管。其栅极始终接电路的最低电位，从而保证IC上电后它即处于工作状态。此偏置电路包含两个相同的相互独立的晶体管电路102和104，分别由Q1，Q2，Q3，Q4，R1和Q5，Q6，Q7，Q8，R2组成，分别产生提供到集成运放两个通道的偏置电流IBIAS1和IBIAS2。
由于两个晶体管电路102和104的工作原理相同，这里以晶体管电路102为例进行说明。通过晶体管Q1，Q2，Q3，Q4在电阻R1两端产生一个与温度成正比的电压ΔVBE，而电阻R1将这个电压ΔVBE转换为一个与温度成正比的电流，即偏置电流IBIAS1。该电路就形成了基本的精密电压源和基准电流源。
假定晶体管Q1，Q2，Q3，Q4的发射区面积分别为A1，A2，A3，A4。根据晶体管原理可以推导出与温度成正比的电压ΔVBE为ΔVBE＝VTln(A2*A4/A1*A3)从而，IBIAS1*R1＝VTln(A2*A4/A1*A3)IBIAS1＝VT/R1*ln(A2*A4/A1*A3)其中VT是温度的电压当量，在常温25℃时，VT约为26mV，它和电阻R1都是正温度系数。由此可见，只要合理地选择电阻R1和晶体管Q1，Q2，Q3，Q4的发射区面积，就可以得到所需的电流，并且可以将偏置电流受温度的影响减小到最小，从而为两个通道的集成运放提供稳定的静态工作点。
另外，在现有技术中，如图1和图2所示，两个晶体管电路(或多个晶体管电路)都公用晶体管D1和D2或稳压管Z1以及公共场效应管Q0。当两个集成运放的通道共同工作，或一个通道工作，另一个通道处于其他状态时，一个通道的变化，很容易通过公用部分传递到相邻的通道，引起其工作点的变化，从而产生相邻通道间的串扰。采用图3中的结构，将集成运放每个通道的偏置电路分开，仅仅共有场效应管Q0，减少了相邻通道间的相互串扰，从而提高了两个通道间的通道隔离度。
图4示出了本发明偏置电路第二实施例的电路图。如图4所示，与图3比较，偏置电路200中，晶体管Q2和Q6的集电极没有直接连接于公共场效应管Q0的源极，而是增加了分别串接于晶体管Q2和Q6的集电极和公共场效应管Q0的源极之间的晶体管Q9和Q10。晶体管Q9和Q10的发射极分别连接于晶体管Q2和Q6的集电极，它们的基极分别连接于各自的集电极，而它们的集电极又共同连接于公共场效应管Q0的源极。
采用图4中的结构，将集成运放每个通道的偏置电路分开，仅仅共有电路启动所用场效应管Q0，在每个晶体管电路增加晶体管Q9和Q10。对于每个通道，Q9和Q10总有一个必处于反偏状态；对于公用的Q0，Q9和Q10都处于反偏状态，这样就最小化了公共场效应管Q0对于通道隔离度的影响，很好地防止了集成运放通道间电流的相互泄漏。当两个通道(或多个通道)共同工作，或一个通道工作，其余通道处于其他状态时，由于每个通道偏置电路的相对独立和Q9、Q10的隔离，有效地避免了相邻通道间的相互串扰，从而更提高了两个通道间的通道隔离度。
如图3和图4所示偏置电路不仅仅适用于两个通道的集成运放。此电路可以拓展为具有更多个晶体管电路，从而适用于多个通道的集成运放。另外它不仅适用于双电源工作模式，也适用于电源电压范围很宽的单电源使用。
权利要求1.一种偏置电路，包括公共场效应管，其中公共场效应管的漏极连接于一高电位，公共场效应管的栅极连接于一低电位，其特征在于所述偏置电路还包括多个晶体管电路，其中每个晶体管电路包括第一晶体管，第一晶体管的集电极连接于外部电路；第二晶体管，第二晶体管的基极连接于第一晶体管的基极和第二晶体管的集电极；第三晶体管，第三晶体管的集电极连接于第二晶体管的发射极，第三晶体管的基极连接于第一晶体管的发射极；第四晶体管，第四晶体管的集电极连接于第一晶体管的发射极，第四晶体管的基极连接于第二晶体管的发射极；以及一电阻，跨接于第三晶体管的发射极和第四晶体管的发射极之间，其中，每个晶体管电路的第二晶体管的集电极共同连接于公共场效应管的源极，并且每个晶体管电路的第三晶体管的发射极共同连接于所述低电压。
2.如权利要求1所述的偏置电路，其特征在于每个所述晶体管电路还包括第五晶体管，串接于第二晶体管的集电极和公共场效应管的源极之间，其中第五晶体管的发射极连接于第二晶体管的集电极，第五晶体管的基极连接于第五晶体管的集电极，第五晶体管的集电极连接于公共场效应管的源极。
专利摘要提供一种偏置电路，包括公共场效应管，其漏极连接于高电位，栅极连接于低电位，还包括多个晶体管电路，其中每个包括第一晶体管，其集电极连接于外部电路；第二晶体管，其基极连接于第一晶体管的基极和第二晶体管的集电极；第三晶体管，其集电极连接于第二晶体管的发射极，基极连接于第一晶体管的发射极；第四晶体管，其集电极连接于第一晶体管的发射极，基极连接于第二晶体管的发射极；以及跨接于第三晶体管的发射极和第四晶体管的发射极之间的电阻，每个第二晶体管的集电极共同连接于公共场效应管的源极，每个第三晶体管的发射极共同连接于低电压。采用了以上偏置电路后，无须改变外围器件布局，但其温度性能和通道隔离度都有比较好的改善。
文档编号H03F1/30GK2715422SQ20042006596
公开日2005年8月3日 申请日期2004年7月16日 优先权日2004年7月16日
发明者张德平, 陆云, 陈经祥 申请人:Bcd半导体制造有限公司