高速时脉比较器与其方法
【技术领域】
[0001 ] 本发明涉及比较器技术领域，尤其涉及一种高速时脉比较器与其方法。
【背景技术】
[0002]本领域技术人员将能够理解本发明所使用的用语以及相关微电子学基本概念，例如P型通道金属氧化物半导体晶体管(p-channel metal-oxide semiconductor, PMOS)、N型通道金属氧化半导体晶体管(n-channel metal-oxide semiconductor, NM0S)和“棚■极”、“源极”、“漏极”、“电压”、“电流”、“电路”、“电路节点”、“电源供应”、“接地”、“差动对”、“伪差动对”、“时脉”、“比较器”、“反相器”以及“ R锁”。这些用语的基本概念是现有技术，例如公开于教科书:“类比CMOS集成电路设计”，贝赫?拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，因此将不再详细解释说明。
[0003]时脉比较器为一种依据一时脉定义的时序信号来以侦测差动信号的电路。差动信号包含第一端和第二端。时脉比较器依据时序信号接收差动信号以及输出逻辑判断。其中，一个时脉的相位中，差动信号的第一端电平和差动信号的第二端电平比较后，产生一分析比较的结果的逻辑判断。如果第一端电平为高于第二端电平，逻辑判断被设定为“高”;如果第一端电平为低于第二端电平，逻辑判断被设定为“低”。时脉比较的优点，有两个不可忽视因素:速度和功率消耗。时脉比较器的速度方面在于如何快速分析出一个小的差动信号，于此差动信号的第一端电平非常接近第二端电平。时脉比较器的功率消耗方面是指实现该比较函数的所需功耗。实际上，速度和功率消耗之间会有一些权衡折衷的现象。现有技术中，比较一个小的差动信号会比比较一个大的差动信号需要更长的时间分析。因此，需使用前置放大器实现高速处理功效，放大差动信号实现分析比较结果的功能。然而，使用前置放大器将增加整体功率的消耗。
【发明内容】
[0004]本发明的目的的一提供一具有高速处理和低功率消耗的比较器。
[0005]本发明的目的的一使一个比较器能够快速分析两个信号之间的比较结果，比较器分析后自动关闭以节省功率。
[0006]本发明的一实施例提供了一种高速时脉比较器。高速时脉比较器包含有一电压/电流转换器、一第一自栅极叠接电路、一第二自栅极叠接电路、以及一闩锁电路。电压/电流转换器接收第一电压和第二电压，且依据一时脉信号输出一第一电流与一第二电流。第一自栅极叠接电路接收第一电流，依据时脉信号输出一第三电流。第二自栅极叠接电路接收该第二电流，依据时脉信号输出一第四电流。闩锁电路，接收第三电流与第四电流，建立一第三电压与一第四电压来表示第三电流与第四电流之间的解析。其中第一自栅极叠接电路依据该第三电压的电平有条件地关闭(Shut off)，及该第二自栅极叠接电路依据该第四电压的电平有条件地关闭。
[0007]在本发明的一个实施例中，第一自栅极叠接电路包含一个内部反馈路径。
[0008]在本发明的另一个实施例中，内部反馈路径包含:一叠接电路元件，其栅极接收一第一内部电压，叠接电路元件让第一电流流过，输出第三电流给R锁电路，以让R锁电路建立第三电压；一主动开关被时脉信号控制，用以耦接第三电压至第二内部电压；以及一反相器接收第二内部电压和输出第一内部电压。
[0009]在本发明的另一个实施例中，该时脉信号包含一第一相位和一第二相位。
[0010]在本发明的另一个实施例中，该时脉信号的该第一相位，该电压/电流转换器，该第一自栅极叠接电路，该第二自栅极叠接电路预设为不消耗功率的待机状态。
[0011]在本发明的另一个实施例中，该比较器中的晶体管预设为待机状态，以在进入该第二相位时能迅速反应。
[0012]本发明的一实施例提供了一种高速时脉比较方法，高速时脉比较方法包含有下列步骤:
[0013]接收一第一电压与一第二电压；
[0014]接收包含一第一相位与一第二相位的一时脉信号；其中于第一相位时，预先设定一电压/电流转换器、一第一自栅极叠接电路、以及一第二自栅极叠接电路至一待机状态；其中于第二相位时，利用电压/电流转换器将第一电压与第二电压转换为第一电流与第二电流，第一电流与第二电流分别通过第一自栅极叠接电路与第二自栅极叠接电路通过闩锁电路，其中由闩锁电路分析出第一电流和第二电流的比较结果；且依据比较结果的分析，第一自栅极叠接电路与第二自栅极叠接电路其中的一自动被关闭。
[0015]在本发明的一个实施例中，比较结果的分析由第三电压与第四电压表示。
[0016]在本发明的另一个实施例中，该第一自栅极叠接电路包含一个内部反馈路径，该内部反馈路径包含有:
[0017]一叠接电路元件，其栅极接收一第一内部电压，该叠接电路元件让该第一电流流至该闩锁电路，以让该闩锁电路建立该第三电压；
[0018]—主动开关被时脉信号控制，用以耦接该第三电压至第二内部电压；以及
[0019]一反相器接收该第二内部电压和输出该第一内部电压。
[0020]在本发明的另一个实施例中，该第二自栅极叠接电路包含一个内部反馈路径，该内部反馈路径包含有:
[0021 ] 一叠接电路元件，其栅极接收一第一内部电压，该叠接电路元件让该第二电流流至该闩锁电路，以让该闩锁电路建立该第四电压；
[0022]—主动开关被时脉信号控制，用以耦接该第四电压至第二内部电压；以及
[0023]—反相器接收该第二内部电压和输出该第一内部电压。
[0024]本发明的技术效果在于，能够快速分析两个信号之间的比较结果，比较之后自动开闭以节省功率，达到高速处理和低功耗的目的。
【附图说明】
[0025]图1A显示依据本发明一实施例时脉比较器的功能方块图。
[0026]图1B显示图1A时脉比较器时脉信号的时序图。
[0027]图2显示适用于图1A时脉比较器的电压电流转换器的电路图。
[0028]图3显示适用于图1A时脉比较器的第一自栅极叠接电路的电路图。
[0029]图4显示适用于图1A时脉比较器的闩锁电路的电路图。
[0030]附图标记说明:
[0031]100高速时脉比较器
[0032]110、200电压电流转换器
[0033]140、400 闩锁电路
[0034]120、130、300自栅极叠接电路
[0035]181时脉1低电平，时脉2高电平
[0036]182时脉1高电平，时脉2低电平
[0037]231、232、241、242 PM0S 晶体管
[0038]211、221、222、411、412 NM0S 晶体管
[0039]210,341 主动开关
[0040]220差动对
[0041]230伪差动对
[0042]240、330 上拉电路
[0043]350、360 下拉电路
[0044]320反相器
[0045]310叠接电路元件
【具体实施方式】
[0046]本发明的实施例关于比较器。虽然说明书描述了本发明的几个实施例子，但应可理解本发明可以用多种方式来实现，且不限于以下特定实施例或这些实施例所实施采用的任何特定方式特征。在其它实施例中，不再赘述本领域技术通知的技术细节以避免模糊本发明。
[0047]公开信息:“VDD”表示电源供应电路节点(或简单的电源供应节点)；逻辑信号为一种信号，无论“高”或“低”;它认为“高”时，该逻辑信号为高电压电平等于电源供应节点的电压电平(在此公开标示为VDD);它被认为“低”时，该逻辑信号为低电压电平等于接地节点的电压电平，但是应可理解，在此公开信息，“等于”为工程认知。例如，如果第一电压A和第二电压B之间差小于指定容忍误差，该工程认知这个差被认为可忽略而结果与第一电压A被认为等于第二电压(即实际目标)。同样，“零”在此公开信息也是工程认知；例如，如果电流小于指定容忍误差，该电流被认为可忽略因此被认为工程认知上的零。此外，逻辑信号也许暂时不是“高”或“低”;这种情况，例如，当逻辑信号从“高”到“低”或“低”到“高”，或分析判断过程。无论如何，因为暂时的处理或解析只是暂时的，该逻辑信号天性上仍称为“逻辑”。
[0048]图1A显示依据本发明一实施例时脉比较器100的功能方块图。时脉比较器100包含一电压/电流转换器110、一第一自栅极叠接电路120、一第二自栅极叠接电路130、以及一闩锁电路140。电压/电流转换器110接收一第一电压VI和一第二电压V2，并依据时脉信号CLK所定义的时序输出一第一电流II和一第二电流12。第一自栅极叠接电路120依据时脉信号CLK所定义的时序接收第一电流II和输出第三电流13。第二自栅极叠接电路130依据时脉信号CLK所定义的时序接收所述第二电流12和输出第四电流14。闩锁电路140接收第三电流13和第四电流14，并建立第三电压V3和第四电压V4来表示第三电流13与第四电流14之间的解析，也就是第三电流13与第四电流14之间的比较分析。这里，时脉信号CLK是一个循环切换的电压信号在低电平(一实施例可为接地电平)和高电平(一实施例可为电源供应电平)之间。一实施例中，低电平可为接地电平，高电平可为电源供应电平，但本发明不限于此。
[0049]此外，时脉信号CLK包含第一时脉CK1和第二时脉CK2。其中第二时脉CK2为第一时脉CK1的互补(逻辑反转)，如图1B显示的时序图所示。时脉信号CLK定义时脉比较器100的相位。当CK1为低电平且CK2为高电平(如区块181)，时脉比较器100位于一预备状态，其中时脉比较器100某些电路节点的电压在预设为一定电平(Certain level);而当CK1为高电平，且CK2为低电平(如区块182)，时脉比较器100在主动相位进行比较工作。于时脉比较器100进入主动相位时，电压/电流转换器110开始进行电压至电流的转换(即CK1从低电平切换到高电平，而CK2从高电平切换至低电平)。由电压电流转换的结果，产生第一电流II与第二电流12，利用第一电流II和第二电流12之间的差值来表示第一电压VI和第二电压V2之间的差值。第一电流II和第二电流12分别经过第一自栅极叠接电路120和第二自栅极叠接电路130成为第三电流13和