11(1 - Q_init，提供结果DeltaQ (对应于转换的开始和结束之间的积分器的变化的代码)。然后在块982中用适当的权值将此代码添加到信号和，以便修整和代码的低估或高估，并且提供高分辨率输出代码。
[0043]另一解决方案在于在每次转换开始时将积分器重置。在这种情况下，由于初始状态是已知的，所以不需要将其量化，因为可以采用对应于很好地定义的代码(通常为0，无论如何为定义值)的方式来选择重置电压。因此，只须将转换结束时的最终电压量化。
[0044]在图10中描述了这种情况，其为在转换开始时具有积分器的重置且在转换结束时具有残余量化以便扩展分辨率的具有增量型ADC的采集链的框图表示。在图10中，所表示的采集链1000包括已经结合上述图8识别的用前缀8指示的元件。另外，图10的框图包括求平均元件920、允许在转换结束时采样的开关940、辅助模数转换器960以及输出块982。
[0045]随着积分器的重置，Σ Λ调制器840变成增量型ADC。Σ Λ调制器840的积分器844用来自ΣΔ环路的输出代码被低估或高估多少来进行指示，并且因此是残余转换误差的图像。因此，将其称为残余，并且将对其进行采样的ADC或辅助ADC称为残余ADC 960。因此，考虑具有辅助ADC 960的图9或10，图5中所示的测量电路的每个采集链可包括用以在要监视的多个电极之间进行选择的模拟输入复用器、电荷放大器、ΣΔ或增量型ADC、用来周期性地评估Σ Δ或增量型的积分器的输出的残余ADC以及数字加法电路，以便将Σ Δ或增量型ADC (和信号)的结果与来自残余ADC的结果组合，以便扩展分辨率。在图示出具有输入复用器、电荷放大器、Σ △或增量型ADC、残余ADC和数字加法电路的采集链的图11中图示出此组合。
[0046]图12图示出带有具有输入复用器、电荷放大器、Σ Δ或增量型ADC、残余ADC和数字加法电路的多个采集链的测量电路。
[0047]在图11和12两者中，用结合先前的图详细地解释的相应附图标记来识别所有所表示的元件。
[0048]理论上，针对每次转换可以求平均的调制循环的最大数目Ν等于: fmod / (frame_rate 氺 N_input_mux)
其中:
fmod是调制速率，
frame_rate是必须对所有电极进行扫描的帧速率，并且 N_input_mux是将被输入复用器扫描的输入电极的数目。
[0049]然后，实际上，可实现的调制速率是有限的，通常是由于寄生电阻和电容及速度约束。
[0050]让我们例如假设fmod局限于8 kHz，并且我们想要实现125 Hz的帧速率。这对应于每个帧周期8 kHZ/125 Hz = 64个调制循环。假设每个输入复用器必须连续地扫描N_input_mux = 8个输入，这意味着每次转换可以对最多8个调制循环求平均。
[0051]然而，在复用器的开关之后也损失一定时间以便针对新的转换将A/D重新初始化，并且在转换结束时将残余传输到残余ADC。例如假设损失的此时间对应于4个调制循环(2个在转换开始时且两个在结束时)，这意味着每次转换只有4个调制循环仍可以求平均，这是非常低的数目。因此，只能从第一 ADC (Σ Δ或增量型ADC)提取非常有限的位数(通常2或3位)，使得必须用残余ADC来恢复所有其余分辨率(通常13或14位)。有限数目的平均调制循环因此设定对残余ADC的分辨率的高约束，导致用于残余ADC的大的硅面积。
[0052]具有此类低数目的平均调制循环的另一缺点是噪声未被大大地衰减。将热噪声功率除以平均调制循环的数目，因此期望的是在尽可能大数目的调制循环内求平均。由于平均调制循环的小数目，还针对外部扰动获得不良的衰减。特别地，例如通过采取8倍的输入复用，这意味着在对应于帧周期的最大1/8的时间期间测量每个电极。因此，用于扰动的滤波器的带宽至少为帧速率的8倍左右。用于噪声和扰动的带宽因此与复用输入电极的数目N_input_mux成正比。因此，复用输入电极的数目越高，外部扰动抑制将越坏。
[0053]通过减少复用输入的数目N_input_mux或者在极端情况下通过完全地抑制输入复用器(对应1)来大大地缓解这些问题。然而，这将导致非常大的面积，因为将要求数目大得多的全ADC (Σ Δ或增量型ADC加残余ADC)，在极端情况下每个输入电极一个，如果抑制输入复用器的话。
[0054]为了以面积方面的有限代价将良好的求平均与噪声和扰动的良好抑制组合，本发明提出了图13中所示的电路。
[0055]根据图13，假设对图中未示出的多个电极进行采样，在图中仅经由标记inp_0、l、2和3来表示。在图中，假设对仅4个输入电极进行采样。可采样的电极的数目较大，在这里仅仅出于说明性目的而选择4。并行地对输入电极进行采样。如图中所示，每个电极对应于单独的电荷放大器820.0、820.1、820.2和820.3及单独的调制器840.0、840.1、840.2和840.3。调制器840可以是Σ Λ调制器或增量型调制器。电荷放大器820.η和调制器840.η接收输入信号，并输出残余信号和对应于该残余信号的粗代码。由每个调制器840输出的所述多个残余信号被馈送到复用器1302，其对所有接收信号进行复用并输出已复用残余信号。已复用残余信号被馈送到生成数字化残余信号的残余模数转换器960。然后将该数字化残余信号馈送到数字加法电路920。对应于由每个调制器840输出的残余信号的所述多个粗代码也被直接地馈送到数字加法电路920中。数字加法电路920基于接收到的数字化残余信号和所述多个粗代码而输出多个平均输出代码。
[0056]因此，本发明提出了一种用于多个电极的采样电路，包括:多个电荷放大器和多个调制器，其中，分别地包括在所述多个电荷放大器和所述多个调制器中的每个电荷放大器和每个调制器对应于所述多个电极中的电极，其中，每个调制器生成对应于所述多个电极中的每个被采样电极的残余信号和粗代码，复用器，能够接收由所述多个调制器生成的多个残余信号，残余模数转换器，能够从所述复用器接收已复用残余信号并输出数字化已复用残余信号，以及数字加法电路，能够接收所述数字化已复用残余信号和多个粗代码，包括对应于每个采样电极的每个粗代码，并输出多个输出代码。
[0057]图13的电路由每个电极一个电荷放大器和Σ Δ或增量型ADC组成，并且将复用器移动到残余ADC前面，所述复用器是多个电极所共用的。图13图示出能够对多个(在本示例中为4个)输入电极进行采样的此类信道。每个电极具有其自己的专用电荷放大器和ΣΔ或增量型ADC。因此并行地对所有输入电极进行采样。这增加求平均。
[0058]事实上，采取例如8 kHz的调制速率和125 Hz的帧速率，这意味着针对每个电极的每次转换可以对64个调制循环求平均，而不是先前示例中的8个或4个。因此还实现良好的扰动抑制，因为所有电极都被永久地监视，而不是仅在帧周期的一小部分期间监视，如具有电荷放大器和Σ AADC的输入端处的复用的情况那样。
[0059]可看到面积显著增加，因为现在每个电极存在一个电荷放大器和一个Σ Δ或增量型ADC。然而，此面积增加并不如此显著。事实上，由于更好求平均，大大地放松了对这些块的噪声约束，允许减小滤波电容器和晶体管的尺寸。例如，如果并行地存在8个电荷放大器和8个Σ Δ或增量型ADC，则对8倍的样本求平均，因此可以在保持相同热噪声水平的同时大致上将大多数电容器(除电荷放大器的反馈电容器之外)的尺寸减小到1/8。并且因此可以减小M0S晶体管驱动的尺寸。
[0060]在图13中提出的配置具有针对多个电极共用的单个残余ADC。然而，由于在前一级(增量型或Σ Δ ADC)中对更多的样本求平均，例如64个而不是4或8个，所以在第一ADC级中已提取多得多的分辨率，使得因此放松了对残余ADC要求的分辨率，导致针对此块的面积减小。
[0061]请注意，残余ADC必须在给定调制循环结束时对Σ Δ或增量型ADC的积分器的输出进行采样。在其已对值进行采样之后，其可从积分器断开连接并独立地执行ADC转换，例如通过连续近似或ADC的任何其它原理。在残余的ADC转换期间，增量型或XAADC可继续获取新的样本以用于下一次转换，以便避免时间损失。该原理类似于管线ADC，其中第一级是Σ Δ或增量型ADC，并且第二级是残余ADC。
[0062]复用在残余ADC之前发生。事实上，残余ADC必须在每次转换之前和之后、因此在不同的转换之间、因此基本上每个电极每个帧一次、极其低的转换速率对积分器的输出电压进行量化。如果每个输入端存在一个残余ADC，并且采取125 Hz的帧速率，则每个ADC将必须每8毫秒执行转转。假设可以在几微秒中容易地执行转换，则残余ADC将几乎全部时间都是不活动的。因此每个电极实现一个残余ADC将是硅面积的严重浪费，因为通过复用，可以容易地重新使用同一残余ADC来对其它电极执行残余量化。例如，可以容易地实现8倍复用，只要残余ADC的转换时间小于1毫秒，仍是非常舒适的值。
[0063]由于必须在两次Σ Δ或增量型ADC转换之间对残余进行采样，所以必须使用于共享公共残余ADC的不同电极的帧的相位适当地移位，使得用于不同电极的残余转换不重叠。例如，在8倍复用的情况下，对应于不同电极的帧应理想地移位帧周期的1/8，因此为1毫秒，以便具有可用于转换的最大时间。
[0064]在4倍复用的情况下，在图14中图示出转换的开始和帧的移位。图14图示出Σ Δ转换的情况下的对应于不同电极的帧的移位以及不同残余ADC的时序(4倍复用的情况)。
[0065]根据该图，前4条线示出了 ΣΔ (或增量型)ADC转换的极限。垂直间隔指示两次连续ADC转换之间的间隔。这意味着通过将在两个垂直间隔之间产生的粗输出代码相加来实现每次ADC转换。然