出信号处于"保持"状态的一段时间，在运段时间（即死区）内，无论输 入信号如何变化，本滤波装置输出的数字信号始终保持在进入死区前的状态，绝不会发生 翻转，用死区的保持功能实现抖动脉冲的滤除。
[0087] 在一个实施例中，自适应滤波器还包括输出锁存单元5。输出锁存单元5的使能端 连接死区定时单元4的输出端，其输入端输入输入信号，其根据保持信号或跟随信号使其输 出端输出的信号相应保持或跟随输入信号。
[0088] 死区定时单元4直接控制输出锁存单元5,当死区处于激活状态时，输出锁存单元 处于保持状态，无论输入信号如何变化，输出信号维持当前电平不变;相反地，当死区激活 时间超时，死区切换至非激活状态时，输出锁存单元5输出信号与输入信号同步变化，也就 是跟随输入信号。
[0089] 死区定时单元4还可W接收脉冲检测单元的各脉冲，并在每个脉冲出现时重新确 定激活时间。死区定时单元4的激活时间为脉冲宽度典型值统计单元的统计结果，每当检测 到新的边沿产生时，无论此前的定时剩余时间为何值，死区定时单元均会立刻载入最新的 典型值并开始倒计时，在死区定时单元超时之前，输出锁存单元均处于保持状态。
[0090] 可选地，将死区定时单元4的激活时间设置为脉冲宽度典型值统计单元3的典型值 的一定比例，而不是全部，W实现更稳定的滤波性能。换言之，死区定时单元的激活时间为 所述典型值取一定比例后的值，公式如(b):
[0091 ] Tdeadzone 二 r*PWtyp (0〈r ^ 1 ) (b)
[OOW] 其中，r为典型值取值比例，PWtyp为所述典型值，TdeadZDne为所述激活时间。
[0093] 当取值比例r小于1时，滤波器允许新的边沿提前到达，避免因过度滤波而导致提 前到达的边沿被本滤波装置推迟，从而更加适用于输入信号频率不稳定而输出的实时性或 占空比要求又较高的场合。优选地，可W取r等于1/2M，M为非负整数，方便数字逻辑电路实 现。此时若采用最大值作为统计算法，则可W过滤周期性信号的真正边沿之后的四分之一 信号周期范围内的全部伪边沿。
[0094] 下面通过具体的电路连接示意图对本发明的自适应滤波器进行说明，但是仅是为 了更好地阐述本发明而示出的具体的实施方式，并不作为限制。为了清晰地表达实施例所 述逻辑与功能，示意图中省略了电源、复位W及部分用于时钟同步、信号延迟等的通用结 构。
[00M]参看图2,脉冲检测单元包括DQ触发器IOUDQ触发器102和异或口电路103。其中DQ 触发器101的输入端接收输入信号，DQ触发器101的时钟端子接收时钟信号，DQ触发器101的 输出端连接到DQ触发器102的输入端，DQ触发器102的时钟端子同样接收时钟信号，DQ触发 器101的输出端和DQ触发器102的输出端分别连接到异或口电路103的两个输入端，异或口 电路103的输出端输出脉冲检测信号。从而实现根据时钟信号对输入信号的移位，W检测上 升沿和下降沿的产生。
[0096] 脉冲宽度计时单元包括时钟计数器104,可W通过数字逻辑电路实现，时钟计数器 104的时钟端子接收时钟信号，清零端连接异或口电路103的输出端，从而根据脉冲边沿的 产生而开始计数，根据脉冲边沿的产生而清零，从而获得脉冲宽度计时信号。
[0097] 脉冲宽度典型值统计单元包括:第一比较模块105,其第一输入端接收时钟计数器 104输出的脉冲宽度计时信号，其输出端输出比较结果;第一锁存模块106的输入端接收第 一比较模块105输出的比较结果，第一锁存模块106的使能端连接异或口电路103的输出端， 第一锁存模块106的输出端输出典型值，同时第一锁存模块106的输出端还连接到第一比较 模块105的第二输入端;其中，第一比较模块105的第一输入端接收的信号大于第二端接收 的信号时，将第一比较模块105的第一输入端接收的信号作为比较结果输出，否则将第一比 较模块105的第二输入端接收的信号作为比较结果输出。
[0098] 脉冲宽度典型值统计单元的实施方式不限于此，在本实施例中，简单地选择最大 值法，该方法可W保证滤波器能够最大限度地过滤伪边沿。在本实施例的数字逻辑中，最大 值统计功能可W由一 32bit无符号寄存器(第一锁存模块106)和一个32bit无符号数字比较 器(第一比较模块105)组成。寄存器存储着最近一段时间内的临时最大值统计结果，并在每 个指定极性的边沿到来时更新。数字比较器则负责完成所述寄存器与最新的脉冲宽度统计 值的比较，并将比较得到的最大值送给所述寄存器的数据输入端。
[0099] 优选地，最大值统计结果典型值在一段时间内复位至0，并重新开始统计，W避免 因偶发的边沿丢失而导致滤波器持续无法正常工作。在本实施例中，可选每隔30s复位一次 统计结果典型值。
[0100] 死区定时单元包括减法计数模块107,减法计数模块107输入端接收第一锁存模块 106的输出端输出的典型值，减法计数模块107根据时钟信号对典型值取一定比例后的值作 减法计数，所取的一定比例即为典型值取值比例r，同时接收异或口电路103的输出端输出 的各脉冲检测信号，在每个脉冲出现时载入最新的典型值，并对所述典型值取一定比例后 的值重新开始作减法计数;第二比较模块108的第一输入端接收减法计数模块107的输出信 号，第二比较模块108的第二端输入零，第二比较模块108的输出端输出保持信号或跟随信 号。第二比较模块108的输出端连接输出锁存单元109的控制端，输出锁存单元109的输入端 接收输入信号。
[0101] 作为优选的实施例，死区定时单元通过一个减法计数的时钟计数器来实现。该减 法时钟计数器在每个边沿到来时，按照典型值取值比例r载入脉冲宽度典型值统计结果，并 立即启动倒计时。更优选的，减法计数模块为无符号减法时钟计数器，脉冲宽度典型值统计 单元输出无符号的典型值，在一个实施例中，减法计数模块的输入端的位数比脉冲宽度典 型值统计单元的输出端的位数小M位，M为非负整数，那么典型值在被减法计数模块接收时 自动被取值为1/2M，也就是说减法计数器同时可W实现典型值取值比例为1/2?，而无需其他 的用于实现取值比例的数字器件。具体的，当脉冲宽度计数器位宽为32bit时，那么可W使 用一个31bit无符号减法时钟计数器来对IOOMHz系统时钟进行减法计数，减法计数器同时 可W实现典型值取值比例为1/2。
[0102] 减法时钟计数器的输出直接控制死区的状态，当减法时钟计数器不为零时，则死 区处于激活状态，死区判定输出信号为逻辑高，输出锁存单元109输出锁定输入信号保持不 变;否则为逻辑低，输出锁存单元109输出跟随输入信号同步变化。
[0103] 减法计数器在减至零之后则立即停止计数，并一直保持在零状态，直至下一个时 钟信号到来并启动一次新的倒计时。
[0104] 按照图2实施例，对某幅度为IVpp,频率为IOOHz的模拟信号进行测试，信号包含幅 度为20%，频率约为1500化的高频噪声信号作为测试信号a。将测试信号a输入自适应滤波 器的前置非滞回比较器，比较器参考电压设置为0.28V，此时比较器的原始输出信号中包含 伪边沿，也就是信号b中的宽度较小的脉冲边沿。经过脉冲宽度计时单元计时后的信号C呈 现为线性增长的=角信号，并在下降沿时睹降，各=角信号的底边宽度即为脉冲宽度。经过 脉冲宽度典型值统计单元处理后的信号d是对脉冲宽度的统计，并经过取比例之后获得信 号e，信号e的各=角信号为处于激活状态中，该状态下输出锁存器的控制信号f为低电平， 用来控制保持输入信号，信号e的非=角信号为处于非激活状态中，该状态下输出锁存器的 控制信号f为高电平，用来控制跟随输入信号。经过本自适应滤波器各级单元的处理之后， 最终的稳定输出信号g不包含伪边沿起到了伪边沿过滤的效果。
[0105] 本发明实施例的自适应滤波器可W使用FPGA(现场可编程口阵列）等数字逻辑器 件作为载体，通过数字电路实现。在FPGA器件中，需要一个全局的系统工作时钟来驱动本滤 波装置的各个单元(例如脉冲宽度计时单元、死区定时单元），该工作时钟越高，则能够处理 的输入信号的最大频率越高，但内部各个计数器的位宽也就越大，占用的逻辑资源也就越 多。在本实施例中，系统工作时钟可选为IOOMHz，此时按照奈奎斯特准则，允许输入的最大 信号频率为50MHz (不包括此值）。
[0106] 参看图4,本发明还提供一种自适应滤波器，包括:第一脉冲单边沿检测单元21，用 W接收输入信号，并检测所述输入信号的脉冲上升沿，输出脉冲上升沿检测信号;第一脉冲 宽度计时单元22,用W接收所述第一脉冲单边沿检测单元21输出的上升沿检测信号，并结 合时钟信号对所述各脉冲的宽度进行计时，输出第一脉冲宽度计时信号；第一脉冲宽度典 型值统计单元23,接收所述第一脉冲宽度计时单元22输出的第一脉冲宽度计时信号，并根 据各第一脉冲宽度计时信号确定一典型值，并输出所述典型值，所述典型值能够反映所述 输入信号的脉冲宽度的稳态参数;第二脉冲单边沿检测单元24，用W接收输入信号，并检测 所述输入信号的脉冲下降沿，输出脉冲下降沿检测信号;第二脉冲宽度计时单元25,用W接 收所述第二脉冲单边沿检测单元24输出的下降沿检测信号，并结合时钟信号对所述各脉冲 的宽度进行计时，输出第二脉冲宽度计时信号;第二脉冲宽度典型值统计单元26,接收所述 第二脉冲宽度计时单元25输出的第二脉冲宽度计时信号，并根据各第二脉冲宽度计时信号 确定一典型值，并输出所述典型值，所述典型值能够反映所述输入信号的脉冲宽度的稳态 参数;数据选择器27,选择所述第一脉冲宽度典型值统计单元23输出的典型值或第二脉冲 宽度典型值统计单元26输出的典型值输出，当上升沿检测信号有效时，选择所述第一脉冲 宽度典型值统计单元输出的典型值，否则当下降沿