的脉冲。另一方面，图4的系统400使用产生宽度为Τ/4的脉冲的脉冲产生器。其它差异在于系统700的相选择器(708及710)运用“异或”逻辑门及“与”逻辑门产生选通脉冲而不是图4的系统400中所使用的多路复用器。此导致选通幅度数据的不同次序。例如，虽然系统400针对I符号正、Q符号正、I符号负、Q符号负的选通脉冲分别被指派到第一、第二、第三及第四1/4循环时隙，如上文对于图4所解释，但是系统700针对I符号正、Q符号正、I符号负、Q符号负的选通脉冲分别被指派到第四、第一、第二及第三1/4周期时隙。然而，针对根据本发明的方面的操作，只要I及Q的幅度数据被取决于符号置于LO时钟循环内的分离1/4波周期中，次序就不重要。
[0062]已描述根据本发明的方面的系统及方法如何能够通过将模拟IQ信号编码成用于放大的单一位流来实现切换模式CMOS PA的高效性质。已解释如何通过初始地将模拟IQ信号转换成数字I及Q符号及数字I及Q幅度数据且接着使用符号信息关于本机振荡器的循环在时间上布置及排序幅度信息来产生代表模拟IQ信息的所有所需性质的单一位流。
[0063]还已描述一种常规系统及方法易于具有带宽加宽及归因于PA响应的变化的性能限制问题。针对根据本发明的方面的系统及方法，由于未运用笛卡尔到极坐标转换过程，消除了带宽加宽问题。此外，归因于PA响应的变化的性能限制也被消除，这是由于PA供应电压不涉及数据编码及供应偏压的变化不会引起PA切换时间的变化。还已描述另一常规系统及方法具有以下问题:其针对操作需要更复杂的多级功率放大器且易于具有与I到Q泄漏相关的数据败坏问题，所述败坏是归因于IQ组合是在后接后PA滤波网络的PA输出处执行，这种布置不能实现低稳定时间。然而，针对根据本发明的方面的系统及方法，不需要多级PA。由于IQ组合是在PA的输入处执行的快速数字处理，因此归因于I到Q泄漏的数据败坏也不成问题。
[0064]根据本发明的方面的系统及方法因此具有与现有技术不同且显著的优势，所述优势是消除了与用以编码模拟IQ信息以与高效CMOS切换模式PA —起使用的常规系统及方法相关联的许多性能问题及复杂实施方案问题。
[0065]已提出本发明的各种优选实施例的前述描述以用于说明及描述的目的。不希望其为详尽的且不希望将本发明限制到所揭示的精确形式，且鉴于上文教示，很明显许多修改及变体为可能的。选择及描述如上文描述的实例实施例以便最佳解释本发明及其实践应用的原理，借此使所属领域的其它技术人员能在各种实施例中且用适合于所预期的特定用途的各种修改最佳地利用本发明。希望由所附的权利要求书定义本发明的范围。
【主权项】
1.一种电路，其包括: 经布置以接收I数据、基于所接收的I数据输出I符号数据、且基于所述所接收的I数据输出I量值数据的I转换器； 经布置以接收Q数据、基于所接收的Q数据输出Q符号数据、且基于所述所接收的Q数据输出Q量值数据的Q转换器； 可操作以基于所述I符号数据产生I相的I时钟，所述I相具有I工作循环； 可操作以基于所述Q符号数据产生Q相的Q时钟，所述Q相具有Q工作循环； 可操作以基于所述I量值数据产生I量值脉冲流的I调制器； 可操作以基于所述Q量值数据产生Q量值脉冲流的Q调制器； 可操作以基于所述I相、所述I量值脉冲流、所述Q相及所述Q量值脉冲流产生输出信号的数字逻辑组件；以及 可操作以基于所述输出信号产生放大信号的功率放大器。2.根据权利要求1所述的电路， 其中所述数字逻辑组件包括I “与”门、Q “与”门及“或”门， 其中所述I “与”门可操作以基于所述I符号数据及所述I量值脉冲流的布尔“与”运算产生I输出， 其中所述Q “与”门可操作以基于所述Q符号数据及所述Q量值脉冲流的布尔“与”运算产生Q输出，以及 其中所述“或”门可操作以基于所述I输出及所述Q输出的布尔“或”运算产生输出信号。3.根据权利要求2所述的电路，其中25%彡I工作循环>0%。4.根据权利要求3所述的电路，其中所述I调制器包括△Σ调制器。5.根据权利要求2所述的电路，其中所述I调制器包括△Σ调制器。6.根据权利要求1所述的电路，其中所述I调制器包括AΣ调制器。7.根据权利要求1所述的电路，其中所述数字逻辑组件包括I“异或”门、Q “异或”门及“或，，门。8.根据权利要求7所述的电路，其中100%>1工作循环彡50%。9.根据权利要求8所述的电路，其中所述I调制器包括△Σ调制器。10.根据权利要求7所述的电路，其中所述I调制器包括△Σ调制器。11.一种方法，其包括: 经由I转换器接收I数据； 基于所接收的I数据经由所述I转换器输出I符号数据； 基于所述所接收的I数据经由所述I转换器输出I量值数据； 经由Q转换器接收Q数据； 基于所接收的Q数据经由所述Q转换器输出Q符号数据； 基于所述所接收的Q数据经由所述Q转换器输出Q量值数据； 基于所述I符号数据经由I时钟产生I相，所述I相具有I工作循环； 基于所述Q符号数据经由Q时钟产生Q相，所述Q相具有Q工作循环； 基于所述I量值数据经由I调制器产生I量值脉冲流； 基于所述Q量值数据经由Q调制器产生Q量值脉冲流； 基于所述I相、所述I量值脉冲流、所述Q相及所述Q量值脉冲流经由数字逻辑组件产生输出信号；以及 基于所述输出信号经由功率放大器产生放大信号。12.根据权利要求11所述的方法，其中所述经由数字逻辑组件产生输出信号包括: 基于所述I符号数据及所述I量值脉冲流的布尔“与”运算经由I “与”门产生I输出； 基于所述Q符号数据及所述Q量值脉冲流的布尔“与”运算经由Q “与”门产生Q输出；以及 基于所述I输出及所述Q输出的布尔“或”运算经由“或”门产生输出信号。13.根据权利要求12所述的方法，其中25%多I工作循环>0%。14.根据权利要求13所述的方法，其中所述产生I量值脉冲流包括经由△Σ调制器产生所述I量值脉冲流。15.根据权利要求12所述的方法，其中所述产生I量值脉冲流包括经由△Σ调制器产生所述I量值脉冲流。16.根据权利要求11所述的方法，其中所述产生I量值脉冲流包括经由△Σ调制器产生所述I量值脉冲流。17.根据权利要求11所述的方法，其中所述经由数字逻辑组件产生输出信号包括经由I “异或”门、Q “异或”门及“或”门产生所述输出信号。18.根据权利要求17所述的方法，其中100%>1工作循环彡50%。19.根据权利要求18所述的方法，其中所述产生I量值脉冲流包括经由△Σ调制器产生所述I量值脉冲流。20.一种具有可操作以接收I数据的I数据接收组件、可操作以接收Q数据的Q数据接收组件、数字逻辑组件及功率放大器的电路，其中改进包括: 所述数字逻辑组件可操作以将输出信号输出到所述功率放大器，所述输出信号基于所述所接收的I数据的非极性转换及所述所接收的Q数据的非极性转换。
【专利摘要】本发明涉及具有理想IQ组合的切换模式功率放大器。一种I转换器(502)基于接收的I数据输出I符号数据及I量值数据。一种Q转换器(504)基于接收的Q数据输出Q符号数据及Q量值数据。一种I时钟(404)基于所述I符号数据产生I相。一种Q时钟(406)基于所述Q符号数据产生Q相。一种I调制器(514)基于所述I量值数据产生I量值脉冲流。一种Q调制器(516)基于所述Q量值数据产生Q量值脉冲流。一种数字逻辑组件(518)基于所述I相、所述I量值脉冲流、所述Q相及所述Q量值脉冲流产生输出信号。一种功率放大器(526)基于所述输出信号产生放大信号。
【IPC分类】H03F3/24, H03C3/40, H03C5/00
【公开号】CN105577129
【申请号】CN201510726069
【发明人】吉里什·拉金德郎, 拉凯什·库马尔, 阿洛克·普拉卡什·乔希, 苏巴希什·幕克吉, 克里希纳斯瓦米·程加拉吉安, 阿普·西瓦达斯
【申请人】德州仪器公司
【公开日】2016年5月11日
【申请日】2015年10月30日
【公告号】US20160126895