一种具有失调补偿的动态比较器的制造方法
【技术领域】
[0001] 本发明涉及集成电路设计领域，具体涉及一种具有失调补偿的动态比较器。
【背景技术】
[0002] 随着无线通信技术的快速发展，采用便携电池工作的可穿戴式设备越来越多，因 而不断研发高精度、低功耗的集成电路技术是便携式电子系统的迫切需要。降低电源电压 并减小工艺的特征尺寸是减小功耗的主要方式之一，但是电源电压的降低将导致电路各项 性能指标的恶化，工艺角的相对变化量也随之不断增大。这些问题限制着模数转换器的转 换精度和功耗的进一步提升。在模数转换器中比较器所消耗的功耗是比较大的。出于低功 耗的需要，采用动态电路则能很好地解决功耗过大的问题，但是传统的动态比较器一般会 加入前置预放大器，而不是全动态电路，失调电压较大，这样势必会消耗较大的功耗，对于 整个模数转换器的精度有较大的影响。
【发明内容】
[0003] 本发明所要解决的是传统动态比较器的失调电压较大，而对整个模数转换器的精 度产生较大影响的问题，提供一种具有失调补偿的动态比较器。
[0004] 为解决上述问题，本发明是通过以下技术方案实现的：
[0005] -种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的 失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开 关SW14和第五开关SW15;
[0006] 时钟控制电路的时钟输入端连接外部输入的时钟信号CLK;时钟控制电路的同相 控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反 相控制电位信号
[0007] 基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号 CLK;基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号 CAL;基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb;基于逐次逼近 逻辑的失调电压校正电路的同相输入端连接同相输出信号Von;基于逐次逼近逻辑的失调 电压校正电路的反相输入端连接反相输出信号Vop;基于逐次逼近逻辑的失调电压校正电 路的同相补偿输出端输出同相补偿信号Din;基于逐次逼近逻辑的失调电压校正电路的反 相补偿输出端输出反相补偿信号Dip;
[0008] 动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK;动态差分比较电 路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一 端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号 Vcm;动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端， 第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外 部输入的共模信号Vcm;第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端 连接动态差分比较电路的反相输入端;第一开关SW11和第二开关SW12的控制端连接反相控 制电位信号SII，第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位 信号CAL;动态差分比较电路的同相补偿输入端连接同相补偿信号Din;动态差分比较电路 的反相补偿输入端连接同相补偿信号Dip;动态差分比较电路的同相输出端输出同相输出 信号Von;动态差分比较电路的反相输出端输出反相输出信号Vop。
[0009] 上述方案中，动态差分比较电路包括动态比较器和锁存比较器;动态比较器的同 相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端;动态比较 器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输 入端;动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电 路的反相补偿输入端;动态比较器的时钟输入端形成动态差分比较电路的时钟输入端;锁 存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相相输 出端。
[0010] 上述方案中，基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶 体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icpl、第 二电流源Icp2、第一与门AND1、第二与门AND2和反相器N0T1;
[0011] 第一晶体管M31的栅极形成基于逐次逼近逻辑的失调电压校正电路的参考输入 端;第一晶体管M31的源极形成基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端； 第一晶体管M31的漏极接地;第二晶体管M32的源极形成基于逐次逼近逻辑的失调电压校正 电路的反相补偿输出端;第二晶体管M32的漏极接地;第二晶体管M32的栅极连接第一电容 C31的上极板、第六开关SW31的一端、第七开关SW32的一端和第八开关SW33的两端;第一电 容C31的下极板接地;第六开关SW31的另一端连接第一电流源I cp 1的一端，第一电流源I cp 1 的另一端接电源;第七开关SW32的另一端连接第二电流源Icp2的一端，第二电流源I cp2的 另一端接地；
[0012] 第六开关SW31的控制端连接第一与门AND1的输出端;第七开关SW32的控制端连接 第二与门AND2输出端;第八开关SW33的控制端连接反相器N0T1的输出端;第一与门AND1的 一个输入端和第二与门AND2的一个输入端共同形成基于逐次逼近逻辑的失调电压校正电 路的控制电位输入端;第一与门AND1的另一个输入端形成基于逐次逼近逻辑的失调电压校 正电路的同相输入端;第二与门AND2的另一个输入端形成基于逐次逼近逻辑的失调电压校 正电路的反相输入端;反相器N0T1的输入端形成基于逐次逼近逻辑的失调电压校正电路的 时钟输入端。
[0013]上述方案中，第六开关SW31的宽长比和第七开关SW32的宽长比相等，第八开关 SW33的宽长比为第六开关SW31宽长比的二分之一。
[0014] 与现有技术相比，本发明采用的失调校正技术，无须增加前置预放大器，使得整个 电路的全部为动态电路，有效地减小了功耗;此外，通过失调电压校正电路的关键位置的开 关增加虚拟开关进行补偿，能够有效降低失调电压，提高整个电路的精度。
【附图说明】
[0015] 图1为一种具有失调补偿的动态比较器的原理图。
[0016] 图2为图1中动态差分比较电路的原理图。
[0017] 图3为图1中基于逐次逼近逻辑的失调电压校正电路的原理图。
【具体实施方式】
[0018] 下面通过实施例，结合附图，对本发明的技术方案作进一步的具体说明。
[0019] -种具有失调补偿的动态比较器，如图1所示，其主要包括动态差分比较电路、基 于逐次逼近逻辑的失调电压校正电路和时钟控制电路。
[0020] 动态差分比较电路同相输入端Vn用于连接开关SW11、SW13和SW14,反相输入端Vp 用于连接开关SW12、SW14和SW15,开关SW11的另一端用于连接输入信号Vin，开关SW12的另 一端用于连接Vip，开关SW13和开关SW15的另一端用于连接共模信号Vcm。开关SW11和开关 SW12受控于控制信号51，开关SW13、SW14和SW15受控于控制信号CAL。
[0021]动态差分比较电路的时钟输入端用于连接时钟信号CLK，补偿信号输入端用于连 接基于逐次逼近逻辑的失调电压校正电路输出信号Din和Dip。动态差分比较电路的输出端 Von和Vop用于连接基于逐次逼近逻辑的失调电压校正电路输入端。在本发明优选实施例 中，动态差分比较电路，如图2所示，动态比较器输入端分别用于连接Vn和Vp，控制端用于连 接时钟信号CLK，输出端分别用于连接锁存比较器的输入端Din和Dip。锁存比较器的输入端 用于连接动态比较器的输出端Din和Dip，输出端分别用于连接信号Von和Vop。
[0022]基于逐次逼近逻辑的失调电压校正电路的参考输入端用于连接参考电压Vb，时钟 控制输入端用于连接输入信号CLK，控制电位输入端用于连接时钟控制电路输出端CAL。时 钟输入端用于连接时钟信号CLK。时钟控制电路输入端用于连接时钟信号CLK，输出端CAL用 于校正电路和开关SW13、SW14和SW15。输出端5il用于连接开关SW11和SW12。在本发明优选 实施例中，基于逐次逼近逻辑的失调电压校正电路，如图3所示，包括晶体管M31栅极用于连 接共模电平Vb，源极用于连接Din，漏极接地。晶体管M32栅极用于连接电容C31上极板节点 CH，源极用于连接D i p，漏极接地。电容C31上极板用于连接节点CH，下极板接地。开关SW31 - 端用于连接节点CH，另一端用于连接电流源Icpl，控制端用于连接与门AND1输出端。开关 SW32-端用于连接节点CH，另一端用于连接电流源