电压最大值采样保持装置的制造方法
【技术领域】
[0001]本实用新型涉及采样保持技术，尤其涉及到电压最大值采样保持装置。
【背景技术】
[0002]对电压最大值进行采样，设置了电压最大值采样保持装置。
【发明内容】
[0003]本实用新型旨在提供一种能对电压最大值进行采样保持的装置。
[0004]电压最大值米样保持装置，包括第一运算放大器、第一 NMOS管、第一电容、第二NMOS管、第二运算放大器、第一二极管、第三运算放大器、第三NMOS管、第二电容、第四NMOS管、第四运算放大器、第二二极管、第五NMOS管、第三电容和第五运算放大器:
[0005]所述第一运算放大器的正输入端接输入电压VIN，负输入端和输出端接在一起构成跟随器，输出端接所述第一 NMOS管的漏极；
[0006]所述第一 NMOS管的栅极接第一采样控制信号SPl，漏极接所述第一运算放大器的输出端，源极接所述第一电容的一端和所述第二 NMOS管的漏极和所述第二运算放大器的正输入端；
[0007]所述第一电容的一端接所述第一 NMOS管的源极和所述第二 NMOS管的漏极和所述第二运算放大器的正输入端，另一端接地；
[0008]所述第二 NMOS管的栅极接清零控制信号CR，漏极接所述第一 NMOS管的源极和所述第一电容的一端和所述第二运算放大器的正输入端，源极接地；
[0009]所述第二运算放大器的正输入端接所述第一 NMOS管的源极和所述第一电容的一端和所述第二 NMOS管的漏极，负输入端接所述第一二极管的N极和所述第五NMOS管的漏极，输出端接所述第一二极管的P极；
[0010]所述第一二极管的P极接所述第二运算放大器的输出端，N极接所述第二运算放大器的负输入端和所述第五NMOS管的漏极；
[0011]当第一采样控制信号SPl为高电平时，所述第一 NMOS管导通，输入电压VIN经过由所述第一运算放大器构成的跟随器再通过所述第一 NMOS管源漏极把电荷传到所述第一电容上，对所述第一电容进行充电直到所述第一电容上的电压达到输入电压VIN，此时所述第二运算放大器的正输入端的电压为输入电压VIN，由于所述第二运算放大器和所述第一二极管构成的是跟随器，把所述第二运算放大器的正输入端的电压跟随到所述第一二极管的N极端，也即是把输入电压VIN传到所述第五NMOS管的漏极；
[0012]所述第三运算放大器的正输入端接输入电压VIN，负输入端和输出端接在一起构成跟随器，输出端接所述第三NMOS管的漏极；
[0013]所述第三NMOS管的栅极接第二采样控制信号SP2，漏极接所述第三运算放大器的输出端，源极接所述第二电容的一端和所述第四NMOS管的漏极和所述第四运算放大器的正输入端；
[0014]所述第二电容的一端接所述第三NMOS管的源极和所述第四NMOS管的漏极和所述第四运算放大器的正输入端，另一端接地；
[0015]所述第四NMOS管的栅极接清零控制端信号CR，漏极接所述第三NMOS管的源极和所述第二电容的一端和所述第四运算放大器的正输入端，源极接地；
[0016]所述第四运算放大器的正输入端接所述第三NMOS管的源极和所述第二电容的一端和所述第四NMOS管的漏极，负输入端接所述第二二极管的N极和所述第五NMOS管的漏极，输出端接所述第二二极管的P极；
[0017]所述第二二极管的P极接所述第四运算放大器的输出端，N极接所述第四运算放大器的负输入端和所述第五NMOS管的漏极；
[0018]当第二采样控制信号SP2为高电平时，所述第三NMOS管导通，输入电压VIN经过由所述第三运算放大器构成的跟随器再通过所述第三NMOS管源漏极把电荷传到所述第二电容上，对所述第二电容进行充电直到所述第二电容上的电压达到输入电压VIN，此时所述第四运算放大器的正输入端的电压为输入电压VIN，由于所述第四运算放大器和所述第二二极管构成的是跟随器，把所述第四运算放大器的正输入端的电压跟随到所述第二二极管的N极端，也即是把输入电压VIN传到所述第五NMOS管的漏极；
[0019]在一周期内，有两个第一采样控制信号SPl脉冲，有一个第二采样控制信号SP2脉冲，有一个保持控制信号HD脉冲，有一个清零控制信号CR脉冲；
[0020]所述第五NMOS管的栅极接保持控制端HD，漏极接所述第一二极管的N极和所述第二二极管的N极，源极接所述第三电容的一端和所述第五运算放大器的正输入端；
[0021]所述第三电容的一端接所述第五NMOS管的源极和所述第五运算放大器的正输入端，另一端接地；
[0022]所述第五运算放大器的正输入端接所述第五NMOS管的源极和所述第三电容的一端，负输入端和输出端接在一起构成跟随器，输出端为整个电路的输出端。
[0023]当保持控制信号HD为高电平时，所述第五NMOS管导通，所述第一电容上采样的电压或者所述第二电容上采样的电压的最大值传递到所述第三电容直到等于输入电压VIN的最大值；
[0024]所述第一二极管利用其单向导电性可以阻止所述第二二极管的输出对所述第二运算放大器的输出的影响；
[0025]所述第二二极管利用其单向导电性可以阻止所述第一二极管的输出对所述第四运算放大器的输出的影响；
[0026]第一采样控制信号SPl采样的电压和第二采样控制信号SP2采样的电压都传到所述第五NMOS管的漏极，所述第五NMOS管的漏极的电压是第一采样控制信号SPl和第二采样控制信号SP2采样到的电压值的最大的那个电压，也即是输入电压VIN的最大值；
[0027]当清零控制信号CR为高电平时，所述第二 NMOS管和所述第四NMOS管都导通，使得所述第一电容上的电荷和所述第二电容上的电荷分别通过所述第二 NMOS管和所述第四NMOS管流到地，也即是对所述第一电容和所述第二电容进行清零处理。
【附图说明】
[0028]图1为本实用新型的电压最大值采样保持装置的电路图。
[0029]图2为本实用新型的采样控制信号、保持控制信号和清零控制信号的时序图。
【具体实施方式】
[0030]以下结合附图对本【实用新型内容】进一步说明。
[0031]电压最大值采样保持装置，如图1所示，包括第一运算放大器101、第一 NMOS管102、第一电容103、第二 NMOS管104、第二运算放大器105、第一二极管106、第三运算放大器201、第三NMOS管202、第二电容203、第四NMOS管204、第四运算放大器205、第二二极管206、第五NMOS管301、第三电容302和第五运算放大器303:
[0032]所述第一运算放大器101的正输入端接输入电压VIN，负输入端和输出端接在一起构成跟随器，输出端接所述第一 NMOS管102的漏极；
[0033]所述第一 NMOS管102的栅极接第一采样控制信号SPl，漏极接所述第一运算放大器101的输出端，源极接所述第一电容103的一端和所述第二 NMOS管104的漏极和所述第二运算放大器105的正输入端；
[0034]所述第一电容103的一端接所述第一 NMOS管102的源极和所述第二 NMOS管104的漏极和所述第二运算放大器105的正输入端，另一端接地；
[0035]所述第二 NMOS管104的栅极接清零控制信号CR，漏极接所述第一 NMOS管102的源极和所述第一电容103的一端和所述第二运算放大器105的正输入端，源极接地；
[0036]所述第二运算放大器105的正输入端接所述第一 NMOS管102的源极和所述第一电容103的一端和所述第二 NMOS管104的漏极，负输入端接所述第一二极管106的N极和所述第五NMOS管301的漏极，输出端接所述第一二极管106的P极；
[0037]所述第一二极管106的P极接所述第二运算放大器105的输出端，N极接所述第二运算放大器105的负输入端和所述第五NMOS管301的漏极；
[0038]当第一采样控制信号SPl为高电平时，所述第一 NMOS管102导通，输入电压VIN经过由所述第一运算放大器101构成的跟随器