电路结构的制作方法
【技术领域】
[0001]本实用新型涉及集成电路设计技术领域，尤其涉及一种电路结构。
【背景技术】
[0002]图像传感器的电路设计中，参考图1所示，通常通过正泵电路2来为图像传感器阵列(Sensor Array) 3提供一个比电源线4电压AVDD高的电压V0UT。在时钟信号CLK的激励下，正泵电路2的电容C1、C2会进行周期性的充电和放电，最终产生一个高于电源线4的电压的输出电压值V0UT。正泵电路3在工作时，周期性地从电源线4中抽取电流，电源线4提供给正泵电路2的电流也会随着电容C1、C2的充放电周期性的变化。从而导致电压AVDD_1产生很大的纹波，对电源线4中的电压AVDD产生干扰，极大程度地影响与电源AVDD连接的模拟电路I的性能，同时，会对图像传感器阵列3的性能造成影响，导致大的图像横向噪声(Horizontal Noise)。
[0003]现有的解决方案中，一般是为正泵电路2提供一个单独的电源(I/O Pad)使正泵电路2不与模拟电路I共用电源，降低对模拟电路I产生的影响。单独的电源会增加成本。此外，还可以通过增加其他模拟稳压电路间接地为正泵电路2提供电源，从而减弱正泵电路2对电源AVDD的直接干扰，但这将增加较大的功耗，同时也增加了电路设计难度。
【实用新型内容】
[0004]本实用新型的目的在于，提供一种电路结构，在不需要增加电源并不增加较大的功耗的前提下，以简单的方法有效地减弱正泵电路对第一节点电压的干扰，保证第一节点处电源电压的稳定。
[0005]为解决上述技术问题，本实用新型提供一种电路结构，包括电源线、去耦合电容、模拟电路、正泵电路、稳压电容以及滤波电阻，所述模拟电路以第一节点与所述电源线相连、所述正泵电路以第二节点与所述电源线相连，所述去耦合电容并联在所述第一节点和所述第二节点之间；所述稳压电容并联于所述去耦合电容与所述第二节点之间，所述滤波电阻串联于所述去耦合电容与所述稳压电容之间。
[0006]可选的，所述正泵电路包括:
[0007]反相电路，所述反相电路包括输入端和输出端；
[0008]第一 NMOS晶体管，所述第一 NMOS晶体管的漏极连接所述第二节点，源极以第三节点连接所述反相电路的输出端，栅极以第四节点连接所述反相电路的输入端；
[0009]第一电容，所述第一电容串联于所述第三节点与所述反相电路的输出端之间；
[0010]第二NMOS晶体管，所述第二 NMOS晶体管的漏极连接所述第二节点，源极连接所述第四节点，栅极连接所述第三节点；
[0011]第二电容，所述第二电容串联于所述第四节点与所述反相电路的输入端之间。
[0012]可选的，所述反相电路的输入端连接一第一时钟控制信号，所述第一时钟控制信号的频率为100-500MHZ。
[0013]可选的，所述正泵电路还包括:
[0014]第一 PMOS晶体管，所述第一 PMOS晶体管的漏极连接所述第四节点，源极连接正泵电路输出端，栅极连接所述第三节点；
[0015]第二PMOS晶体管，所述第二 PMOS晶体管的漏极连接所述第三节点，源极连接所述正泵电路输出端，栅极连接所述第四节点。
[0016]可选的，所述正泵电路输出端连接图像传感器阵列。
[0017]可选的，所述正泵电路输出端与所述图像传感器阵列之间并联一输出电容，所述输出电容的一端接地。
[0018]可选的，所述稳压电容的电容值为lpF-100pF。
[0019]可选的，所述滤波电阻的电阻值为30Ω-100Ω。
[0020]可选的，所述第一节点远离所述第二节点的一侧的所述电源线上串联一 3 Ω-5Ω的寄生电阻。
[0021]可选的，所述去耦合电容的一端接地，所述稳压电容的一端接地。
[0022]本实用新型提供的电路结构，在所述去耦合电容与所述第二节点之间并联一稳压电容，使第二节点的电压维持稳定，并且，在所述去耦合电容与所述稳压电容之间串联一滤波电阻，使得去耦合电容和滤波电阻形成低通滤波，将大于一定频率的纹波信号衰减，降低纹波对第一节点的电压的影响。本实用新型在不增加单独电源的前提下，采用简单的方法降低正泵电路对第一节点的电压的影响，电路不增加额外的成本。
【附图说明】
[0023]图1为现有技术中的包括正泵电路的电路示意图；
[0024]图2为本实用新型一实施例中电路结构的示意图。
【具体实施方式】
[0025]下面将结合示意图对本实用新型的电路结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0026]本实用新型的核心思想在于，在所述去耦合电容与所述第二节点之间并联一稳压电容，使第二节点的电压维持稳定，并且，在所述去耦合电容与所述稳压电容之间串联一滤波电阻，使得去耦合电容和滤波电阻形成低通滤波，将大于一定频率的信号去除，降低纹波对第一节点的电压的影响。本实用新型在不增加单独电源并不增加较大的功耗的前提下，采用简单的方法降低正泵电路对第一节点的电压的影响，不增加电路额外的成本。
[0027]下文结合图2对本实用新型的电路结构以及工作过程进行具体说明。
[0028]参考图2所示，本实用新型提供的电路，包括电源线40、去耦合电容CO、模拟电路10以及正泵电路20，所述模拟电路10以第一节点NI与所述电源线40相连、所述正泵电路20以第二节点N2与所述电源线40相连，所述去耦合电容CO并联在所述第一节点NI和所述第二节点N2之间，所述去耦合电容CO的另一端接地。所述第一节点NI远离所述第二节点N2的一侧的所述电源线40上串联一个阻值为3 Ω-5 Ω的寄生电阻(图中未示出)。本实用新型中的电路结构还包括一稳压电容C4和一滤波电阻R，所述稳压电容C4并联于所述去耦合电容CO与所述第二节点N2之间，所述滤波电阻R串联于所述去耦合电容CO与所述稳压电容C4之间。
[0029]继续参考图2所示，所述正泵电路20包括:
[0030]反相电路21，所述反相电路21包括输入端和输出端，所述反相电路的输入端连接一第一时钟控制信号CLK，所述反相电路的输出端连接第二时钟控制信号CLKb ;
[0031 ] 第一 NMOS晶体管丽I，所述第一 NMOS晶体管丽I的漏极连接所述第二节点N2，源极以第三节点N3连接所述反相电路21的输出端，栅极以第四节点N4连接所述反相电路21的输入端；
[0032]第一电容Cl，所述第一电容Cl串联于所述第三节点N3与所述反相电路的输出端之间；
[0033]第二 NMOS晶体管丽2，所述第二 NMOS晶体管丽2的漏极连接所述第二节点N2，源极连接所述第四节点N4，栅极连接所述第三节点N3 ；
[0034]第二电容C2，所述第二电容C2串联于所述第四节点N4与所述反相电路的输入端之间；
[0035]第一 PMOS晶体管MPl，所述第一 PMOS晶体管MPl的漏极连接所述第四节点N4，源极连接正泵电路输出端V0UT，栅极连接所述第三节点N3，所述正泵电路输出端连接图像传感器阵列30，所述正泵电路输出端VOUT与图像传感器阵列30之间并联一输出电容C3，所述输出电容C3的一端接地；
[0036]第二 PMOS晶体管MP2，所述