一种前端电子学数据采集板的制作方法
【技术领域】
[0001 ]本实用新型涉及数据采集板，特别是涉及一种前端电子学数据采集板。
【背景技术】
[0002]中子探测器指一类能探测中子的探测器。中子本身不带电，不能产生电离或激发，所以不能用普通探测器直接探测。
[0003]它是利用中子与掺入探测器中的某些原子核作用(包括核反应、核裂变或核反冲)所产生的次级粒子进行测量。裂变电离室是通过热中子使涂在电极上的铀-235裂变所产生的裂片的电离效应来测量，而有机闪烁体蒽可以通过快中子产生的反冲质子的发光效应进行测量。此外，还可以利用中子使活化片(如锢)产生感生放射性，通过测量感生放射性活度也可测量中子的通量。
[0004]在中子探测器中，需要研制一套电子学读出设备，解决将光电倍增管阵列的信号进行放大，采样、甄别、触发、处理，并将数据通过TCP/IP接口上传到上位机的问题，但目前技术无法解决此类问题。
【实用新型内容】
[0005]本实用新型的目的在于克服现有技术的不足，提供一种前端电子学数据采集板，将光电倍增管阵列的信号进行放大，采样、甄别、触发、处理，并将数据通过TCP/IP接口上传到上位机。
[0006]为了达到上述目的，本实用新型采用的技术方案是:
[0007]一种前端电子学数据采集板，包括前置放大器、主放大器、ADC电路、FPGA及网络接口，前置放大器的输出端与主放大器的输入端连接，主放大器的输出端连接ADC电路的输入端连接，ADC电路的输出端与FPGA的输入端连接，FPGA与网络接口双向通信连接。
[0008]作为本实用新型的较佳实施例，本实用新型所述前置放大器由电荷灵敏放大电路组成。
[0009]作为本实用新型的较佳实施例，本实用新型所述电荷灵敏放大电路由16个AD8009芯片组成，16个AD8009芯片并联组成16通道输入。
[0010]作为本实用新型的较佳实施例，本实用新型所述主放大器由16个AD8000组成，16个AD8000芯片并联组成16通道输入。
[0011]作为本实用新型的较佳实施例，本实用新型所述ADC电路由2个AD9681芯片组成，每个AD9681芯片为8通道的ADC，组成16通道的AD转换。
[0012]作为本实用新型的较佳实施例，本实用新型所述网络接口由DM9000芯片组成。
[0013]作为本实用新型的较佳实施例，本实用新型所述FPGA由XC5VSX95T-1FF1136C芯片组成。
[0014]作为本实用新型的较佳实施例，本实用新型所述FPGA的内部设置ADC采样控制器、网络总线接口，外部连接FLASH存储器、DDR3、外部ADC电路、UART、PR0MS及1接口。
[0015]与现有技术相比，本实用新型的有益效果是:采用多种采集方式，能将光电倍增管阵列的信号进行放大，采样、甄别、触发、处理，并将数据通过TCP/IP接口上传到上位机，且将采集到是数据通过网上传到上位机的功能的电子学数据采集板，结构简单，成本低，易于操作。
【附图说明】
[0016]图1为本实用新型的整体结构不意图；
[0017]图2为本实用新型的FPGA结构示意图。
【具体实施方式】
[0018]本实用新型的主旨在于克服现有技术的不足，提供一种前端电子学数据采集板，该设备能将光电倍增管阵列的信号进行放大，采样、觀别、触发、处理，并将数据通过TCP/IP接口上传到上位机。下面结合实施例参照附图进行详细说明，以便对本实用新型的技术特征及优点进行更深入的诠释。
[0019]本实用新型的整体结构示意图如图1所示，一种前端电子学数据采集板，包括前置放大器、主放大器、ADC电路、FPGA及网络接口，前置放大器的输出端与主放大器的输入端连接，主放大器的输出端连接ADC电路的输入端连接，ADC电路的输出端与FPGA的输入端连接，FPGA与网络接口双向通信连接。
[0020]优选地，本实用新型所述前置放大器由电荷灵敏放大电路组成，主要是把光电倍增管的电荷信号转换为电压信号并进行放大。本实用新型所述电荷灵敏放大电路由16个AD8009芯片组成，16个AD8009芯片并联组成16通道输入。本实用新型所述主放大器由16个AD8000组成，16个AD8000芯片并联组成16通道输入。主放由16个AD8000组成主要是把前放过来的信号进行进一步的放大到适合于ADC采样的范围。
[0021]本实用新型所述ADC电路由2个AD9681芯片组成，每个AD9681芯片为8通道的ADC，组成16通道的AD转换。进行高速的AD采样(最快采样速度可达125MHz)。本实用新型所述网络接口由DM9000芯片组成，负责网络数据包的接收和发送，串口用来调试和网络信息配置等功能。
[0022 ] 本实用新型的FPGA结构示意图如图2所示，本实用新型所述FPGA采用X i I i nx新一代高端V5系列芯片，由XC5VSX95T-1FF1136C芯片组成。作为本实用新型的较佳实施例，本实用新型所述FPGA的内部设置ADC采样控制器、网络总线接口，外部连接FLASH存储器、DDR3、外部ADC电路、UART、PR0MS及1接口。
[0023]如图2所示，FPGA采用Xilinx新一代高端V5系列芯片，该芯片具有160x 54个逻辑模块，I，120Kb的RAM模块和680个可用1口 JPGA芯片内建32位的MicroBlaze嵌入式处理器，负责整个系统的控制和数据产生，发送，接收和比较处理等等功能。FLASH采用K9W4G08UlM(512Mb)作为程序存储器和非易失性存储使用。DDR3选用6片MT41J128M8，组为6Gb的内存，其中2片作为系统运行的内存，另外4片作为AD9681进行AD转换的专用缓存。PROMS为XCF16P，是FPGA的重配置芯片，提供了 16MBit的容量，可满足大规模FPGA设计的重配置要求。
[0024]本实用新型FPGA有多种采集模块，
[0025]第一种是全采样模式，即控制ADC进行按某种速度采样(速度IKHz到125MHz可调)并将采集到的数据全部都通过网络上传到上位机中。
[0026]第二种是外部触发采样，即在外部触发信号的控制下进行某种速度采样(速度IKHz到125MHz可调)并将采集到的数据全部都通过网络上传到上位机中。
[0027]第三种是自采样触发采样，触发信号来自于被采样的数据，S卩ADC—直在进行125MHz的高速采样，并将数据进行甄别分析，只有采样到大于某个阈值的信号时，才把附近时间(时间为IuS至I OmS可调)的所有采样数据与实时时钟一起通过网络上传到上位机中。
[0028]本实用新型能将光电倍增管阵列的信号进行放大，采样、甄别、触发、处理，并将数据通过TCP/IP接口上传到上位机，且将采集到是数据通过网上传到上位机的功能的电子学数据采集板。
[0029]通过以上实施例中的技术方案对本实用新型进行清楚、完整的描述，显然所描述的实施例为本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
【主权项】
1.一种前端电子学数据采集板，其特征在于:包括前置放大器、主放大器、ADC电路、FPGA及网络接口，前置放大器的输出端与主放大器的输入端连接，主放大器的输出端连接ADC电路的输入端连接，ADC电路的输出端与FPGA的输入端连接，FPGA与网络接口双向通信连接。2.根据权利要求1所述的前端电子学数据采集板，其特征在于:所述前置放大器由电荷灵敏放大电路组成。3.根据权利要求2所述的前端电子学数据采集板，其特征在于:所述电荷灵敏放大电路由16个AD8009芯片组成，16个AD8009芯片并联组成16通道输入。4.根据权利要求1所述的前端电子学数据采集板，其特征在于:所述主放大器由16个AD8000组成，16个AD8000芯片并联组成16通道输入。5.根据权利要求1所述的前端电子学数据采集板，其特征在于:所述ADC电路由2个AD9681芯片组成，每个AD9681芯片为8通道的ADC，组成16通道的AD转换。6.根据权利要求1所述的前端电子学数据采集板，其特征在于:所述网络接口由DM9000芯片组成。7.根据权利要求1-6中任一项所述的前端电子学数据采集板，其特征在于:所述FPGA由XC5VSX95T-1FF1136C 芯片组成。8.根据权利要求7所述的前端电子学数据采集板，其特征在于:所述FPGA的内部设置ADC采样控制器、网络总线接口，外部连接FLASH存储器、DDR3、外部ADC电路、UART、PROMS及1接口。
【专利摘要】本实用新型公开了一种前端电子学数据采集板，包括前置放大器、主放大器、ADC电路、FGPA及网络接口，前置放大器的输出端与主放大器的输入端连接，主放大器的输出端连接ADC电路的输入端连接，ADC电路的输出端与FGPA的输入端连接，FGPA与网络接口双向通信连接。本实用新型所述FPGA的内部设置ADC采样控制器、网络总线接口，外部连接FLASH存储器、DDR3、外部ADC电路、UART、PROMS及IO接口。本实用新型采用多种采集方式，能将16通道的光电倍增管阵列的信号进行放大，采样、甄别、触发、处理，并将数据通过TCP/IP接口上传到上位机，且将采集到是数据通过网上传到上位机的功能的电子学数据采集板，结构简单，成本低，易于操作。
【IPC分类】H03M1/12, G06F13/38
【公开号】CN205320062
【申请号】CN201521059180
【发明人】陈平平, 张志坚, 杨雷
【申请人】东莞理工学院
【公开日】2016年6月15日
【申请日】2015年12月18日