一种短波接收机的频率合成器的制造方法
【技术领域】
[0001]本实用新型涉及频率合成器技术领域，特别涉及一种短波接收机的频率合成器。
【背景技术】
[0002]随着通信技术的发展，人们对通信设备无论是在性能与便携性上都有越来越高的要求，因此人们对频率源的要求也越来越高，需要实现低杂散、低相噪、频带宽、频率分辨率高、集成度高的频率合成器，但是，目前的频率合成器还难以满足上述需求。
【发明内容】
[0003]针对以上存在问题，本实用新型的目的在于提出一种短波接收机的频率合成器，该种短波接收机的频率合成器产生的宽频带一本振具有超低相位噪声和杂散性能及极高的频率分辨率，并且该种短波接收机的频率合成器产生的二本振采用超低相噪的锁相环芯片，使其能够具有和一本振同样性能指标的二本振点频，同时一本振和两个本振分别均采用了数字式锁相环技术提高杂散和相噪指标。
[0004]为达到上述技术目的，本实用新型采用如下技术方案予以实现。
[0005]—种短波接收机的频率合成器，包括:第一本振环路、晶体振荡器、第二本振环路。
[0006]所述第一本振环路，包括:R分频器、鉴频鉴相器、电荷栗、第一环路滤波器、第一压控振荡器、直接数字式频率合成器电路、第一本振信号；鉴频鉴相器包含第一输入端、第二输入端和两个输出端，所述直接数字式频率合成器电路的输出端电连接鉴频鉴相器的第一输入端;鉴频鉴相器的第二输入端电连接R分频器的输出端;所述电荷栗有两个输入端，分别电连接鉴频鉴相器的两个输出端；电荷栗的输出端电连接第一环路滤波器的输入端，第一环路滤波器的输出端电连接第一压控振荡器的输入端;所述第一压控振荡器有两个输出端，分别电连接直接数字式频率合成器的输入端和第一本振信号的输出端；
[0007]所述第二本振环路，包括:锁相环电路、第二环路滤波器、第二压控振荡器、第二本振信号;锁相环电路包含第一锁相输入端和第二锁相输入端;锁相环电路的输出端电连接第二环路滤波器的输入端，所述第二环路滤波器的输出端电连接第二压控振荡器的输入端;所述第二压控振荡器有两个输出端，分别电连接锁相环电路的第一锁相输入端和第二本振信号的输出端；
[0008]所述晶体振荡器包含第一晶体输出端、第二晶体输出端，所述第一晶体输出端电连接所述R分频器的输入端，所述第二晶体输出端电连接所述锁相环电路的第二锁相输入端；
[0009]晶体振荡器通电后输出第一振荡频率，并将第一振荡频率送至R分频器进行分频，得到第一本振参考鉴相频率后发送至鉴频鉴相器；同时，第一压控振荡器输出第一本振频率，并发送至直接数字式频率合成器电路，直接数字式频率合成器电路据此输出第一鉴相频率后发送至鉴频鉴相器，鉴频鉴相器根据第一本振参考鉴相频率和第一鉴相频率，分别得到所述第一本振参考鉴相频率的充放电电平和所述第一鉴相频率的充放电电平，并分别发送至电荷栗，电荷栗根据所述第一本振参考鉴相频率的充放电电平和所述第一鉴相频率的充放电电平分别完成充放电工作之后，输出误差电压，所述误差电压经过第一环路滤波器的平滑滤波后控制第一压控振荡器，使得第一环路处于锁定状态，并得到当第一环路处于锁定状态时第一压控振荡器输出的信号，即为第一本振信号；
[0010]晶体振荡器通电后输出振荡频率值，并将所述振荡频率值发送至锁相环电路，锁相环电路对所述振荡频率值进行参考分频，产生第二本振参考鉴相频率;第二压控振荡器输出第二本振频率后发送至锁相环电路，锁相环电路对所述第二本振频率进行可编程分频，产生第二鉴相频率，然后锁相环电路根据第二本振参考鉴相频率和第二鉴相频率，输出一个误差电压值，所述误差电压值经第二环路滤波器的平滑滤波后控制第二压控振荡器，使得第二环路处于锁定状态，并得到第二环路处于锁定状态时第二压控振荡器输出的信号，即为第二本振信号；
[0011]本实用新型的特点和进一步改进在于:
[0012]所述直接数字式频率合成器(DDS)电路为可变的小数N分频器。
[0013]所述锁相环电路为AD公司生产的最新锁相环芯片，型号为ADF4113，是一种内含电荷栗的鉴相器芯片，其相位噪声非常低。
[0014]所述鉴频鉴相器由独立的一个双D触发器和一个多路与非门组成，所述双D触发器型号为74HC74D，所述多路与非门型号为74HC00。
[0015]所述短波接收机的频率合成方法还包括:第一本振环路和第二本振环路分别需要数据口线，且分别为外部微处理器提供，第一本振环路包含的数据口线共4根，分别为:控制直接数字式频率合成器(DDS)电路的N分频器的时钟口线、第一数据口线、锁存口线和复位口线;第二本振环路包含的数据口线共3根，分别为:控制锁相环电路的时钟口线、第二数据口线和使能口线;其中直接数字式频率合成器(DDS)电路的N分频器的时钟口线和控制锁相环电路的时钟口线，以及第一数据口线和第二数据口线分别为共用口线。
[0016]所述控制直接数字式频率合成器(DDS)电路还包含四个口线输入端，分别电连接控制直接数字式频率合成器(DDS)电路的N分频器的时钟口线输出端、第一数据口线输出?而、锁存口线输出〗而和复位口线输出?而。
[0017]所述锁相环电路还包含三个口线输入端，分别电连接控制锁相环电路的时钟口线输出端、第二数据口线输出端和使能口线输出端。
[0018]所述电荷栗和所述压控振荡器分别为独立封装的集成电路模块。
[0019]所述第一环路滤波器和第二环路滤波器分别为电阻电容(RC)无源低通滤波器。
[0020]本实用新型的有益效果:本实用新型的高集成性锁相环能够大大提升短波设备的抗干扰性能，具有更好的相噪与杂散指标；同时，对小数N分频器及集成压控的改进能够大大提升宽频段内的相位噪声和杂散性能，更能适用于高性能指标要求的短波设备或系统。
【附图说明】
[0021]下面结合附图和【具体实施方式】对本实用新型作进一步详细说明。
[0022]图1为本实用新型的一种短波接收机用频率合成器的结构示意图；
[0023]图2为本实用新型中使用的电荷栗的结构示意图；
[0024]图3为本实用新型中外部微处理器控制DDS电路的配置时序图；
[0025]图4为本实用新型中外部微处理器控制PLL电路的配置时序图；
[0026]图5a为本实用新型的第一本振环路(第一环路)在频率跨度为1kHz时的输出频谱测试图；
[0027]图5b为本实用新型的第一本振环路(第一环路)的输出相位噪声测试图；
[0028]图6a为本实用新型的第二本振环路(第二环路)的频率跨度为1kHz时的输出频谱测试图；
[0029]图6b为本实用新型的第二本振环路(第二环路)的输出相位噪声测试图。
【具体实施方式】
[0030]参照图1，为本实用新型的一种短波接收机用频率合成器的结构示意图，该种短波接收机的频率合成器，包括:晶体振荡器、第一本振环路、第二本振环路;其中，第一本振环路、第二本振环路也分别为第一环路、第二环路。
[0031]所述晶体振荡器，为晶振温度补偿晶体振荡器，其标准频率为18.432MHz。对于高分辨率的短波设备，其高精度、高稳定度及近端低相位噪声的频率源选择是非常重要的，因此本实施例选择稳定度为0.5X10—7/d的带有热敏电阻补偿网络的温补振荡器；同时，为了