专利名称：码分多址系统中的小区搜索装置及方法
技术领域：
本发明涉及通信技术领域的多路复用通信系统，尤其涉及用于码分多址(Code Division Multiple Access，以下简称CDMA)无线通信方式中的小区搜索装置及方法。
CDMA无线通信的接收装置中，当电源接通处于等待状态时，对自己应在小区的判定、对自己所在小区的外围小区的搜索、或者对自己接收的多路径的搜索，都是用专用的称为小区搜索装置的部件来完成的。
在小区搜索装置中，存在多种频率的采样时钟信号，由于小区搜索的目的是要实现与伪随机序列(PN码)基站导频相位的同步，所以要对相互正交的两路基带信号(I路和Q路)进行采样，并要求所采样的I、Q路数据每变化一次，都将其与本地PN码进行一次复相关累加运算，求出相应的能量值以进行同步与失步判断。因此，复相关累加器是小区搜索装置中的核心部分。现有技术CDMA小区搜索所用复相关累加运算，是通过一个位数与输入采样数据I及Q路的位数相等的复相关累加器，对输入采样数据I及Q，与本地PN码进行复相关后，再用累加电路对复相关的结果进行累加得出结果。例如美国专利US5,768,306“Slidingcorrelator used in CDMA systems to establish initialsynchronization”所公开的方法。
这种直接采用复相关累加器的方法在用于少量数据的复相关累加运算时，可以较快得出结果，但在CDMA无线通信方式中，要对大量数据进行复相关累加运算，这里以求8*4个I、Q采样数据点的复相关累加运算为例，如果也采用这种直接复相关累加方法，将需要7*4*2个加法器，8*4个复相关器，占用了相当大的资源。而在实际的CDMA系统中，所要进行复相关累加运算的数据量更多，PN码序列长度或采样点数据个数达到256个甚至512个，在集成电路设计当中，因系统资源有限，这一缺陷尤其突出。
本发明的目的在于提出一种CDMA系统中的小区搜索装置及方法，它可以充分利用该CDMA系统接收装置提供的时钟信号，使电路简化。
本发明的目的可以通过采用以下技术方案来实现小区搜索装置包括输入采样点数据移位寄存器、PN码序列产生器、复相关累加器及其控制电路、求能量运算电路、存储器和同步与失步判断电路，移位寄存器和PN码序列产生器的输出量分别、同时输入复相关累加器，复相关累加运算的结果再经求能量运算电路后输入存储器，以供同步与失步判断。
该小区搜索器的复相关累加器控制电路采用CDMA系统接收装置提供的两组采样时钟信号，其中一组的频率是另一组的频率的整数倍，例如，4倍、8倍、16倍等，复相关累加器控制电路利用这两组采样时钟信号，分时调用所述的复相关累加器实现所有采样点的复相关累加运算。
这种CDMA系统中的小区搜索方法包括如下步骤①每接收一位基带I、Q路采样信号即移位寄存器将全部原始采样信号顺序移位；②将移位寄存采样信号与本地PN码进行复相关累加运算；③求出每个码片周期的能量值；④存储多个码片周期的能量值；⑤进行同步与失步判断。
所述步骤②复相关累加运算还包括以下步骤将每个码片周期的移位寄存采样信号、本地PN码分别平均分成n组，n为整数，例如4、8、16等，每次将其中一组移位寄存采样信号与PN码进行复相关累加运算，共进行n次所述复相关累加运算。
该小区搜索器中所采用的复相关累加器及其控制电路除适用于CDMA小区搜索外，还适合于所有需要进行大量数据累加的场合。
与现有技术相比，本发明的小区搜索装置利用时序控制，将多采样点的复相关累加运算通过分段依次调用一个较少位数的复相关累加器实现，由于是分时调用该较少位数的复相关累加器，在系统资源中，只需要1个该较少位数的复相关累加器，即可完成数倍于该位数的复相关累加运算，节省了系统资源，从而降低了成本，提高了产品的利润。
下面结合附图对本发明作进一步详细说明
图1是小区搜索器的框图；图2是图1所采用的复相关累加器及其控制电路的总体框图；图3是复相关累加器的控制电路图4是8位复相关累加器电路图；图5是复相关累加器的I路结果叠加及输出电路图；图6是复相关累加器的Q路结果叠加及输出电路图；本发明的小区搜索装置如图1所示，包括输入采样点数据移位寄存器11、PN码序列产生器12、复相关累加器及其控制电路13、求能量运算电路14、存储器15和同步与失步判断电路16。移位寄存器11和PN码序列产生器12的输出量分别、同时输入复相关累加器及其控制电路13，复相关累加运算的结果经求能量运算电路14处理后，得出能量值，然后输入存储器15，以供同步与失步判断电路16做系统同步与否的处理。该小区搜索器的工作原理是，小区搜索开始起动后，首先由PN码序列产生器产生固定长度的PN码序列(它包括I路PN码序列104和Q路PN码序列105)，并在PN码序列准备好之后，产生起始信号430，表示可以开始和输入采样点移位寄存器的数据做相关累加运算。输入采样点移位寄存器11用来移位寄存输入的采样I路和Q路数据，并同时输出所寄存的采样I路数据102和采样Q路数据103。采样数据每变化一次，就把所寄存的采样I路数据102和采样Q路数据103与PN码序列产生器12所输出的PN码I路序列104和Q路序列105做复相关累加运算求出相应的I结果SUM-I、和Q路结果SUM-Q，同时给出1个输出结果有效信号Q2输出给后面的存储器器电路15和同步与失步电路16让它们开始做相应的操作。I结果SUM-I、和Q路结果SUM-Q经求能量运算电路14得出能量值后，把能量值交给存储器15存储起来，而同步与失步判断电路16则根据存储器14所存储的每个码片周期的能量值进行相应的同步与失步判断，若系统同步则输出同步捕获信号110，若系统失步则输出失步信号111，从而达到小区搜索的目的。图1中小区搜索器所用到的时钟信号Uclk1和Uclk2，是来自CDMA系统的接收装置中的时钟电路，时钟信号Uclk2的频率是时钟信号Uclk1的4倍，彼此相位相同。而数据100、101分别是经ADC转换后的I路与Q路采样点数据输入。
图1中所述的复相关累加器及其控制电路如图2所示，包括数据选择器21、22、23和24、8位复相关累加器3(图中m等于3)、控制电路4、I路结果叠加及输出电路51和Q路结果叠加及输出电路52。数据选择器21、22、23及24在控制电路4的作用下，选取输入PN码I路和Q路序列104、105、I路采样数据102及Q路采样数据103中相应数据段进行8采样点复相关累加运算，I路结果叠加及输出电路51与Q路结果叠加及输出电路52在控制电路的作用下对8采样点复相关累加运算的结果进行处理，得出所有采样点复相关累加运算后的I路结果输出SUM-I、和Q路结果输出SUM-Q。
图3是图2中控制电路4的具体电路图，它实际上是一种计数器，包括三个D触发器401、402、403，数据选择器41及二进制加1加法器42。该控制电路利用小区搜索器中的两组采样时钟信号Uclk1和Uclk2，后者的频率是前者的4倍，在时钟信号Uclk2的触发下，每个采样时钟信号Uclk1的周期内，D触发器403的输出值44重复按0、1、2、3的规律变化，将每一个采样时钟信号Uclk1的周期划分为四部分，在每一时间分区内调用8采样点复相关累加器3。该计数器是在信号Q1有效时开始工作，而信号Q1是图1小区搜索器中PN码序列产生器12产生的复相关累加起始信号430经D触发器401(它的触发时钟信号为Uclk1)的输出，信号Q2则是信号Q1经D触发器402(它的触发时钟信号为Uclk1)的输出，它表示复相关累加运算的输出结果有效，并用来控制小区搜索器中存储器15和同步与失步判断电路16的动作。
图2中的数据选择器(21、22、23及24)在D触发器403的值44的作用下，决定选取输入的PN码I路序列104、PN码Q路序列105、I路数据102及Q路数据103中的哪一部分采样点进行后面的复相关累加运算。本发明是当D触发器403的值44为0时，取输入数据中的第0～7个采样点；当D触发器403的值44为1时，取输入数据中的第8～15个采样点；当D触发器403的值44为2时，取输入数据中的第16～23个采样点；当D触发器403的值44为3时，取输入数据中的第24～31个采样点；这样，就在一个采样时钟Uclk1的周期内，实现了所有采样数据的复相关累加运算。
图4是图2中的8采样点复相关累加器3的具体实现电路图，它由复相关器(300、301、302、303、304、305、306、307)和加法器(310、311、312、313、314、315、316、317、318、319、320、321、322、323)组成。复相关器对I路、Q路数据与PN码进行相关运算。
设输入PN码为PNI、PNQ，I路数据为IA，Q路数据为QA，复相关的意义可用数学表达式表示为(IA+QAj)*(PNI-PNQj)(1)也就是(IA*PNI+QA*PNQ)+(QA*PNI-IA*PNQ)j (2)这里的I路、Q路数据与PN码相乘，应理解为当PN码为1时，对数据进行取反运算，当PN码为0时，原数据保持不变。该复相关器可以由简单的组合电路来实现。
将各采样点数据与相应的PN码进行复相关后，再将结果进行累加，就得到8采样点的复相关累加的I路结果330和Q路结果331。只要时钟信号Uclk2的周期大于8采样点复相关累加运算所需要的时间，就可以实现分时调用8采样点复相关累加器，图5及图6分别是图2中51和52的具体实现电路，它们的结构相同，图5是对I路数据结果的处理，图6是对Q路数据结果的处理。下面以I路数据结果处理为例，结合图5进行说明。
如图5所示，该电路包括加法器510、数据选择器511、寄存器512、寄存器513和或门517。信号440和441分别是D触发器403的值44的第0位和第1位，它们经过或门517产生信号518控制数据选择器511选择出相应的数据514，并在时钟信号Uclk2的上升沿赋给寄存器512。即当D触发器403的值44为0时，信号518的值为0，数据选择器511选通0路数据，信号514的值就是信号330的值，而此时的信号330就是32个采样点数据中第0～7个采样点经8采样点复相关累加运算后的I路输出结果；当D触发器403的值44为其它(1、2、3)时，信号518的值为1，数据选择器511选通1路数据，信号514就是当前寄存器512的值515与输入信号330经加法器510相加的结果，而此时输入的330就分别是32采样点中第8～15个采样点进行8采样点复相关累加运算后的I路输出结果(当D触发器403的值44为1)、第16～23个采样点进行8采样点复相关累加运算后的I路输出结果(当D触发器403的值44为2)、第24～31个采样点进行8采样点复相关累加运算后的I路输出结果(当D触发器403的值44为3)。由此可见，在下一个时钟信号Uclk1的上升沿到来前，D触发器403的值44为3，此时的信号514就是要进行复相关累加运算的32个采样点的复相关累加后的I路结果，因此，可以在下一个时钟信号Uclk1的上升沿赋给寄存器513，并形成SUM-I输出，从而得到32个采样点复相关累加运算后的I路输出结果。
图6是对Q路数据结果的处理，对Q路数据结果处理过程于I路类同，为节省篇幅省略。
权利要求
1.一种码分多址(CDMA)系统中的小区搜索装置，包括输入采样点数据移位寄存器(11)、伪随机(PN码)序列产生器(12)、复相关累加器及其控制电路(13)、求能量运算电路(14)、存储器(15)和同步与失步判断电路(16)，二路原始采样信号(100、101)输入所述采样点数据移位寄存器(11)，该寄存器和所述PN码序列产生器(12)的输出量分别、同时输入所述复相关累加器，复相关累加器的二路运算结果SUM-I、SUM-Q经求能量运算电路(14)运算后输入存储器(11)，以供同步与失步判断，其特征在于所述复相关累加器控制电路采用CDMA系统接收装置提供的两组采样时钟信号Uclk1和Uclk2，其中一组Uclk2的频率是另一组Uclk1的频率的整数倍，例如，4倍、8倍、16倍等，分时调用所述复相关累加器实现所有采样点的复相关累加运算。
2.如权利要求1所述的小区搜索装置，其特征在于所述复相关累加器及其控制电路包括控制电路(4)、2m位复相关累加器(3)、四个数据选择器(21、22、23、24)、I路结果叠加及输出电路(51)和Q路结果叠加及输出电路(52)，在所述控制电路的控制信号(44)作用下，所述四个数据选择器(21、22、23、24)每次分别选取I路采样数据(102)、Q路采样数据(103)、I路PN码(104)、Q路PN码(105)中2m位数据段并行输入所述2m位复相关累加器，经复相关累加器运算的结果I路数据(330)和Q路数据(331)分别输入所述I路结果叠加及输出电路(51)和Q路结果叠加及输出电路(52)，分别将每次产生的所述I路数据(330)和Q路数据(331)叠加生成所述二路运算结果SUM-I、SUM-Q。
3.如权利要求1所述的小区搜索装置，其特征在于所述复相关累加器控制电路包括3个D触发器(401、402、403)、数据选择器(41)和加法器(42)，所述采样时钟信号Uclk1同时作为所述第一D触发器(401)和第二D触发器(402)的触发时钟，所述采样时钟信号Uclk2作为所述第三D触发器(403)的触发时钟，复相关累加起始信号(430)输入所述第一D触发器(401)，并产生控制信号Q1，该控制信号Q1分别输入所述数据选择器(41)和第二D触发器(402)，该第二D触发器产生复相关累加器同步信号Q2，所述数据选择器(41)的输出信号输入所述第三D触发器(403)，该第三D触发器产生所述控制电路的控制信号(44)，该控制信号(44)用于控制复相关累加运算并分别输入所述加法器(42)和数据选择器(41)。
4.一种CDMA系统中的小区搜索方法，包括①每接收一位基带I、Q路采样信号即将全部原始采样信号顺序移位；②将移位寄存采样信号与PN码进行复相关累加运算；③求出每个码片周期的能量值；④存储多个码片周期的能量值；⑤进行同步与失步判断；其特征在于所述步骤②复相关累加运算还包括以下步骤将每个码片周期的移位寄存采样信号、PN码分别平均分成n组，n为整数，例如4、8、16等，每次将其中一组移位寄存采样信号与PN码进行复相关累加运算，共进行n次所述复相关累加运算。
全文摘要
一种码分多址(CDMA)系统中的小区搜索装置及方法,包括输入数据移位寄存器、伪随机(PN码)序列产生器、复相关累加器及其控制电路、求能量运算电路、存储器和同步与失步判断电路,所述复相关累加器控制电路采用CDMA系统接收装置提供的两组采样时钟信号,其中一组的频率是另一组的整数倍,例如,4倍、8倍、16倍等,分时调用所述复相关累加器实现所有采样点的复相关累加运算。该复相关累加运算器及其控制电路除适用于CDMA小区搜索外,还适合于所有需要进行大量数据累加的场合。
文档编号H04B1/69GK1365206SQ01107420
公开日2002年8月21日 申请日期2001年1月9日 优先权日2001年1月9日
发明者刘华珠, 康小刚 申请人:深圳市中兴集成电路设计有限责任公司