带有脉冲宽度的正交调制器的制作方法

专利名称：带有脉冲宽度的正交调制器的制作方法
技术领域：
本发明涉及对信号进行IQ(同相成分，正交相位成分)调制。具体地说(但不是排它的)，涉及在用于诸如蜂窝通信系统的通信系统中的无线发射机中进行IQ调制。
IQ调制器通常可在提供多模式调制的无线发射机中看到，也就是，在诸如EDGE(改进数据率GSM服务)、IS136(第二代TDMA空中接口标准)、IDEN(增强型数字网络)、ICO(中圆轨道系统)、IS95(CDMA空中接口)和其它使用线性调制的方案的多模式中所希望的一个中进行调制。
背景技术：
在本发明的技术领域中，众所周知，可以利用有限脉冲响应滤波器(FIR)来执行IQ调制，所述有限脉冲响应滤波器以(I和Q采样的采样速率的)过采样比例进行工作，具有等于过采样比例与I和Q采样的跨长度次数之积的系数。
最好是提供低成本和可编程的调制器，以处理下面特定的不同工作模式(MA)·在带有高过采样时钟的DCR(直接转换接收机)或DVLIF(数字甚低中频)模式中的EDGE·在带有高过采样时钟的插值模式中的IDEN和IS136·在带有高过采样时钟的DCR模式中的IS95。
为了低成本和可编程的要求，此类调制器应当具有·少的集成电路(IC)门数；
·大的过采样比例(例如，大于4)；·减少的系数组，用于无需IC重编程而在MA之间的软件发射机(TX)切换；·低功耗。
然而，难以满足这种组合要求。
因此，存在对一种IQ调制器和方法的需要，其中，可以消除上述的缺点(一个或多个)。
现有技术美国专利US-A-6 031 431(Sanjay)公开了一种简化的IQ调制器和方法。奈奎斯特滤波器与内插器一起使用。其进行脉冲整形和插值功能。
欧洲专利申请EP-A-0881 764(Commquest)介绍了一种可变速率下采样的方法。反混淆滤波器匹配采样速率，且频率控制振荡器确保将频率合成维持在数字域中。

发明内容
根据本发明，提供了一种分别如权利要求1和10要求的IQ调制器和方法。


现在，仅以示例方式，结合附图，介绍一种结合有根据本发明的IQ调制器的数字整形多累加器波形发生器，其中图1示出用在结合本发明的多累加器波形发生器的EDGE模式IQ调制中的FIR信号处理流程的原理框图；图2示出用在多累加器波形发生器中的多累加器多项式发生器；图3示出带有I/Q相位校正的IF相位发生器的原理图，I/Q相位校正可能用在多累加器波形发生器中；图4示出可编程复数脉冲整形数字调制器的原理图；图5示出复数FIR滤波器的原理图；图6示出图5中FIR的特定的串行实现的原理图；图7示出利用过采样数字-模拟转换器的TX处理部分的原理图，所述数字-模拟转换器使用以低于过采样数字-模拟转换器的采样频率进行工作的脉冲整形FIR滤波器；图8示出图7的另一个TX处理部分的原理图，其中在脉冲整形滤波器和过采样数字-模拟转换器之间增加了一个插值器；和图9示出TX处理部分的原理图，其中，导数滤波器(derivativefilter)以码元速率频率工作，而多累加器多项式发生器直接以过采样数字-模拟转换器的过采样时钟速率进行工作。
具体实施例方式
在用于便携式蜂窝应用中的低成本、可编程IC实现的优选IQ调制器中，使用多累加器多项式发生器。多累加器多项式发生器的使用允许获得任何所希望的脉冲-整形滤波器，在每一个码元周期上的脉冲响应可以近似由4阶多项式表示，其中4阶中的每一阶的系数表示为X1d(i)，X2d(i)，X3(i)，X4(i)，其中i为相应的码元周期的序号。有限脉冲响应滤波器(FIR)不是以过采样速率工作，而是以码元周期1X工作。
图1示出信号处理流程，用于产生诸如以码元周期1X工作的4阶FIR的滤波器系数。
例如，在EDGE模式中，脉冲响应跨越5个码元周期，因此，每一个FIR仅要求5个抽头，结果，得到等于每秒钟5×270.8333×4＝5410千次操作的复杂度(270.8333ksym/s为要求的EDGE码元周期)。在北美数字蜂窝(NADC)模式中，脉冲响应跨越9个码元周期，因此每一个FIR要求9个抽头，结果，得到等于每秒钟9×24.3×4＝874.8千次操作的复杂度(24.3ksym/s为要求的NADC码元周期)。
一般地，可以理解，波形发生器方法的复杂度等于跨度×1X×导数阶，其中，跨度为脉冲响应跨越的码元数目，且导数阶次为被选择来以所希望的精度近似脉冲响应的最大导数阶。
应当注意，如果选择以过采样比例工作的常规FIR方法，则EDGE模式操作要求以16X采样周期进行工作的5×16个抽头滤波器。尽管一些实现可以将抽头数目减少到5个，此类方法的复杂度仍然是5×16×270.8333＝21667千次运算/秒，即复杂度仍然比本发明的例子的多累加器方法多出4倍。
可以理解，复杂度随着采样比例的增加而增加。通常，由于需要减少图像频率成分和减少在数字-模拟转换器之后的模拟重构滤波器的阶次以及需要将量化误差扩展到较宽的带宽上以增加输出信噪比，而增加过采样时钟(即，输出时钟)。
然而，应当理解，本发明中，不要求FIR以输出过采样频率进行工作，而是以与输出速率相同的频率工作(例如，以用于脉冲整形操作时的码元速率，或以用于插值时的输入速率)，同时仅有基于多累加器结构的多项式波形发生器以过采样时钟速率工作，允许较高的过采样时钟速率，且允许可编程的输出时钟，无需改变FIR的系数或结构。因此，在本发明中，可以对过采样时钟进行编程，不需要改变任何编程系数或增加复杂度，仅仅要求改变时钟值。
图1中，示出了信号处理流程结构100，用6个码元跨度长度和4阶导数(根据带有预失真的EDGE模式工作要求)来产生FIR系数。
从图中可知，信号处理流程结构100具有4组乘法器112，122，132和142，每一个乘法器接收各自的系数(X1d(0)到X4d(5))和合适的I码元值Iin(n)到Iin(n-4)。可以理解，图1仅示出了I码元处理，对于Q码元处理的信号处理流程与其类似。乘法器的输出被加到求和节点114，124，134和144，它们在每一组中将乘法器的输出相加以产生4阶输出x1d，x2d，x3d和x4d，它们被加到构成多项式波形发生器的多累加器结构(下面将介绍)。
因此，该运算可以表示如下x1d(n)＝∑5i＝0 X1d(i)·Iin(i)x2d(n)＝∑5i＝0 X1d(i)·Iin(i)x1d(n)＝∑5i＝0 X1d(i)·Iin(i)x1d(n)＝∑5i＝0 X1d(i)·Iin(i)式中，n为码元速率1X(脉冲整形模式)或输入速率FinX(插值模式)中的编号，X1d，X2d，X3d，X4d分别为第一FIR，第二FIR，第三FIR和第四FIR的可编程系数。
现在参见图2，将图1中产生的FIR系数应用到以系统过采样比例OVSX进行工作的多项式波形发生器200的输入端，在这个例子中，对于EDGE模式运行，将系统过采样比例选为OVSX＝16。在这个例子中，使用4阶多项式波形发生器。
从图中可知，多项式波形发生器200使用输出x1d，x2d，x3d和x4d以及另一组值x0d(其为一组可编程的固定初始值，在开始传输时加载它们以设定初始轨迹点和/或补偿DC偏移值)，且利用加法器212，222，232，242，累加器寄存器214，224，234，244和移位寄存器216，226，236，246(以根据需要来通过右移2，3或4位进行除以2的幂数)以逐渐地累加I(或Q)值，这些值从发生器输出作为信号Iout(或Qout)。
累加器244，234，224加载(在时钟速率finx中的每一个码元时钟脉冲)值x3d，x2d，x1d，然后进行累加(在时钟速率fovs的每一个时钟脉冲中)以计算一阶导数，同时最后的累加器214继续进行累加，除了在开始传输短脉冲时外不需要重新初始化它的值。
码字输出Iout(或Qout)可以表示为(假设在移位寄存器246，236，226部分中进行除以OVSD操作(divide-by-OVSD)，且OVSX过采样比例＝fovs/fiX)Iout(n，k)＝Iout(n-1，OVSX)+k.x1d(n)/OVSD+k(k-1)/2！.x2d(n)/OVSD2+k(k-1)(k-2)/3！.x3d(n)/OVSD+k(k-1)(k-2)(k-3)/4！.x4d(n)/OVSD4(1)式中，n为码元速率上的编号，且k为过采样速率OVSX的编号(即，k＝
)。
Iout(0，0)＝x0＝调制起始短脉冲处的初始值。x0也可以包括用于减少LO泄漏的DC偏移校正。对于I通路，x0＝I_Dcoffset，而对于Q通路，x0＝Q_Dcoffset，这些值由主处理器(未示出)进行编程。
通过将每一项x1d，x2d，x3d和x4d4代入阶系统替换，码字输出Iout(或Qout)可以表示为Iout(n，k)＝Iout(n-1，OVSX)+∑5i＝0 Iin(i).[k.X1d(i)/OVSD+k(k-1)2！.X2d(i)/OVSD2+k(k-1)k(k-2)/3！.X3 d(i)/OVSD3+k(k-1)(k-2)(k-3)/4！.X4d(i)/OVSD4(2)对于n，n-1，n-2，...，重新写方程2，则Iout可以表示为Iin的函数Iout(n，k)＝Iin(n).h5(k)+Iin(n-1).h4(k)+
Iin(n-2).h3(k)+Iin(n-3).h2(k)+Iin(n-4).h1(k)+Iin(n-5).h0(k)+Iin(n-6).h-1+Iin(n-7).h-1+......式中，h5(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(5)/OVSD4+k(k-1).(k-2)/3！.X3d(5)/OVSD3+k(k-1)/2.X2d(5)/OVSD2+k.X1d(5)/OVSD]h4(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(4)/OVSD4+k(k-1).(k-2)/3！.X3d(4)/OVSD3+k(k-1)/2.X2d(4)/OVSD2+k.X1d(4)/OVSD+h5(OVSX)]h3(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(3)/OVSD4+k(k-1).(k-2)/3！.X3d(3)/OVSD3+k(k-1)/2.X2d(3)/OVSD2+k.X1d(3)/OVSD+h4(OVSX)]h2(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(2)/OVSD4+k(k-1).(k-2)/3！.X3d(2)/OVSD3+k(k-1)/2.X2d(2)/OVSD2+k.X1d(2)/OVSD+h3(OVSX)]h1(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(1)/OVSD4+k(k-1).(k-2)/3！.X3d(1)/OVSD3+k(k-1)/2.X2d(1)/OVSD2+k.X1d(1)/OVSD+
h2(OVSX)]h0(k)＝[k(k-1)(k-2)(k-3)/4！.X4d(0)/OVSD4+k(k-1).(k-2)/3！.X3d(0)/OVSD3+k(k-1)/2.X2d(0)/OVSD2+k.X1d(0)/OVSD+h1(OVSX)]且h-1＝OVSX.(OVSX-1).(OVSX-2).(OVSX-3)/4！.(∑5i＝0X4d(i)/OVSD4)+(OVSX.(OVSX-1).(OVSX-2)/3！.(∑5i＝0X3d(i)/OVSD3)+(OVSX.(OVSX-1)/2！.(∑5i＝0X2d(i)/OVSD2+OVSX.(∑5i＝0X1d(i)/OVSD)如果Iout表示为要求的脉冲响应imp(t)的函数(以过采样比例OVSX)，提供了调制和预失真Iout(n，k)＝Iin(n).imp(k)+Iin(n-1).imp(k+OVSX)+Iin(n-2).imp(k+2*OVSX)+Iin(n-3).imp(k+3*OVSX)+Iin(n-4).imp(k+4*OVSX)+Iin(n-5).imp(k+OVSX)如果Iin被认为在1X采样值之间用0填充来以OVSX进行过采样。
由此，得到下式h5(k)＝imp(k)h4(k)＝imp(k+OVSX)h3(k)＝imp(k+2*OVSX)h2(k)＝imp(k+3*OVSX)h1(k)＝imp(k+4*OVSX)h0(k)＝imp(k+5*OVSX) (3)
通过解方程(3)，抽取出系数X1d，X2d，X3d，X4d来匹配脉冲响应。
将利用上述方法的IQ调制器与使用常规现有技术方法的IQ调制器之间的测量值比较，表明在两种方法的结果之间有很大的近似性。
注意，由于将OVSX选择为2的幂数，波形发生器OVSD内的除法是通过根据选择的OVSX值来进行右移位来进行的。
也可能采用非2的幂数的插值因子，其中，相对于输入速率finX，过采样时钟fovs为任何整数系数(multiplier)(即，fovsX＝FinX×OVSX)，而246，236，226和216值OVSC被进行右移位操作。
同样，可以在I和Q通路之间采用不同的系数，以为直接发射系统提供图像拒绝增强，其中，在2GHz或更高频率上得到对I/Q增益和相位失谐的更高的灵敏度。
同样，可能对脉冲响应进行预失真，以补偿随后的模拟重构滤波器(未示出)，且以能够在由于选择的带宽导致的噪声输出和EVM之间进行更好的折衷，也就是，降低带宽将降低噪声电平，但是将增加EVM，因为增加了组波纹和幅度波纹。
在采用EDGE模式运行的情况下，串行数据为码元速率的3倍。执行相位映射“3π/8 O8PSK”，其给出16个不同的相位值，通常称为“phasemod”。
通过依据SPI编程位选择的IF值，给phasemod加上一个线性相位增量，经软件编程接口(SPI)来选择低IF模式。如图3所示，利用累加器310和320来实现IF线性相位增量，所述累加器以1X工作，具有通过SPI位Iphaseadjust和Qphaseadjust进行编程的输入I和Q相位校正。
将IF相位发生器(一个或多个)的输出相位(一个或多个)加到相位映射输出phasemod以寻址ROM表(未示出)，以已编程的输入频率(fin)速率(通常为1X)来产生互补的两个10位码字的余弦和正弦项。
低IF模式中，用编程的IF值来对I和Q输出TM_I和TM_Q进行频移，然后要求对脉冲整形滤波器也进行频移，以避免对现在位于IF中心的调制进行低通滤波。这样做，要求进行复数FIR脉冲整形(即，使用复数值，且用复数系统来代替实数系数)即，X1dIc＝X1dIr+j.X1dIiX2dIc＝X2dIr+j.X2dIiX3dIc＝X3dIr+j.X3dIiX4dIc＝X4dIr+j.X4dIi和X1dQc＝X1dQr+j.X1dQiX2dQc＝X2dQr+j.X2dQiX3dQc＝X3dQr+j.X3dQiX4dQc＝X4dQr+j.X4dQi因此，上面所述的FIR 1X滤波器变成了复数FIR滤波器，如在图4的可编程脉冲整形复数数字IQ调制器的整个方框图中所示。
如图5所示，以通常为1X的输入频率(fin)(即，码元速率)工作的复数FIR410是基于实数和虚数FIR(分别为510和520)的。
注意，在IF＝0模式中，可将虚系数编程为0，这样仅仅执行实数脉冲整形。
在一些场合(in die area)，通过用以n×1X工作的单个乘法器来代替以1X工作的n个乘法器，也就是将并行改为串行FIR实现，位于1X的FIR的实现可以进行优化。是否进行优化由设计者的判断决定，其根据IC处理速度和密度进行决定。
同样，如果不要求可对系数进行编程，可能用由输入Iin或Qin寻址的ROM表(未示出)来代替以1X速率或N×1X速率工作的乘法器。
可以理解，在常规的方法中，将随着过采样时钟的增加而要求增加ROM表的大小，并且要求随着对过采样时钟的编程来改变ROM表，而在本发明的情况下，ROM表不随着过采样时钟发生改变(不论是大小还是内容)(因为其以码元速率数据进行工作)。
图6示出了具有6个抽头×4个FIR×1X速率的串行(共享的，多路复用的)FIR实现600，其可以用作上面介绍的多个(平行)乘法器结构的替换。
通过以低IF进行图像移位，减少对EVM的LO泄漏影响，且使环路入射LO(如果存在)与主TX频率非调和相关以另外减少LO重调制，以1X速率进行复数脉冲整形允许处于低IF模式。
同样，复数脉冲整形可以预失真任何TX IF滤波器组延迟和幅度，以附加地改进EVM。
对于EDGE的例子，重构滤波器对调制的EVM由一些影响。
对于给定的带宽设定(其中不要求无线整形)，可以预失真脉冲响应。对于预失真，6个码元的跨度足够了，因为此类重构滤波器的带宽处于400-600KHz的范围内。
应当理解，由于多累加器波形发生器的存在，可能将该块用作4阶插值器。因为NADC模式操作要求跨过9个码元，不是为以1X工作的每一个滤波器产生9个系数，下面介绍的插值模式可以使用。
在旁路模式中，对于窄带系统，不是在TSDTX上传送一位串行数据，通过SSI传送脉冲整形I/Q数据(以软件进行调制)。I/Q数据以可通过主处理器编程的速率FinX到达。例如，NADC I/Q数据速率为16X(388千个数据/秒)，且插值因子为8，导致在DAC输入端插值的I/Q数据为3.1104Mhz。
在插值模式中，对FIR的系数进行编程，使得波形发生器输出匹配在FinX的输入和在FinX处计算的各种导数。
现在参见图7，一些数字-模拟转换器(诸如D-to-A实现700)具有称为Δ-∑D/A的过采样结构，其中，过采样时钟fovs2通常为输入码元时钟的40到100倍。如果使用现有技术的脉冲整形滤波器，则将FIR乘法器的速度限制为fovs1，这样，输出码字Iout1(或Qout1)仅以fovs1进行过采样，它们的相关数字量化噪声仅分布在+/-fovs1/2之间。
如图8所示，另一个可能的TX处理结构将插值级插入到脉冲整形FIR和Δ-∑调制器之间。然而，对于一些MA类似EDGE，由于插值结构的固有特性，主要是当插值因子大时(也就是，fovs2/fovs1)，如结构800的结构受到调制精度(EVM)的损失。
现在参见图9，为了改进图7和8的结构缺点，本发明可采用IQ波形发生器处理结构900，基于上面的结构，用以码元速率工作、且馈入多累加器波形发生器的一阶、二阶等导数FIR来代替脉冲整形FIR，其中，多累加器波形发生器直接以高的时钟速率进行工作，尤其是以类似于Δ-∑调制器时钟速率的fovs2进行工作，由于累加器可以高的时钟速度工作，因此，允许量化噪声直接扩展到+-fovs2/2，且不需要增加复杂度，因为FIR以码元速率时钟进行工作。这样，可以使用多累加器波形发生器来直接地产生过采样I和Q，也就是说，过采样时钟高达码元速率的5到100倍。
可以理解，可以将过采样时钟直接连接到Δ-∑过采样时钟，避免了任何电流消耗或者面积尺寸增加，因为没有要求乘法器进行工作，且在调制精度中没有发生损失。可以理解，这样使用相同的过采样速率有助于扩展量化噪声，和降低噪声场。
可以理解，多累加器波形发生器的复杂度可以表示为C_WG＝跨度×导数阶次×1X，在乘法/加法操作中。
使用输入相对码元恒定的常规FIR的复杂度为C_TFIR＝跨度×过采样×1X，在乘法/加法操作中。
因此，可以理解，当过采样比例等于导数阶次时，两种方法具有相同的复杂度。
然而，对于要求低EVM的类似EDGE的系统，要求过采样为16。4阶导数满足了EVM和频谱，因此，当使用上面介绍的多累加器波形发生器方法时，存在的复杂度为1/4比例。
同样，当过采样数字-模拟转换器使用高于速率码元40倍的过采样时钟，多累加器波形发生器的使用显著地减少了复杂度。
下表示出了各种MA的波形发生器的复杂度

可以理解，上面介绍的IQ调制器和方法提供了下述优点·与常规的FIR相比复杂度降低了等于过采样比例除以导数阶次的结果的因子。
·对数字甚低IF模式TX的可编程能力。
·相同的电路可以为窄带MA执行插值。
·减少的系数组使得两组系数的实现允许在MA之间(例如在EDGE和IS136之间)进行快速切换。
权利要求
1.一种根据I和Q码元来调制信号的IQ调制器(400)，其包括导数FIR装置(100)，用于对信号进行滤波，并且以码元速率进行工作；和多累加器装置(200)，用于接收来自所述导数FIR装置的输出，并且从中产生用I和Q码元调制过的信号。
2.如权利要求1中的所述IQ调制器，其中，所述多累加器装置具有可编程的过采样比例。
3.如权利要求1或2中的所述IQ调制器，其中，所述导数FIR装置包括用于产生多个FIR滤波器系数的乘法器装置(112，122，132，142)。
4.如权利要求3中的所述IQ调制器，其中，所述导数FIR装置包括多个乘法器结构(112，122，132，142)，用于分别产生多个FIR滤波器的系数。
5.如权利要求3中的所述IQ调制器，其中，所述导数FIR装置包括共享的乘法器结构(600)，用于产生多个FIR滤波器系数。
6.如权利要求3中的所述IQ调制器，其中，所述导数FIR装置包括查询表装置，用于在查询表乘法器值中查询预定值，以产生多个FIR滤波器系数。
7.如前述任意之一权利要求中的所述IQ调制器，进一步包括直接连接在所述多累加器装置之后的过采样数字-模拟转换器装置。
8.一种根据I和Q码元来调制信号的方法，该方法包括提供导数FIR装置(100)，其对信号进行滤波，并且以码元速率进行工作；和提供多累加器装置(200)，用于接收来自所述导数FIR装置的输出，并且从中产生用I和Q码元调制过的信号。
9.如权利要求8的所述IQ调制方法，其中，所述多累加器具有可编程的过采样比例。
10.如权利要求8或9中的所述IQ调制方法，其中，所述导数FIR装置包括用于产生多个FIR滤波器系数的乘法器装置(112，122，132，142)。
11.如权利要求10中的所述IQ调制方法，其中，所述导数FIR装置包括多个乘法器结构(112，122，132，142)，用于分别产生多个FIR滤波器的系数。
12.如权利要求10中的所述IQ调制方法，其中，所述导数FIR装置包括共享的乘法器结构(600)，用于产生多个FIR滤波器系数。
13.如权利要求10中的所述IQ调制方法，其中，所述导数FIR装置包括查询表装置，用于在查询表乘法器值中查询预定值，以产生多个FIR滤波器系数。
14.如权利要求8-13中任意之一的所述IQ调制方法，进一步包括直接连接在所述多累加器装置之后的过采样数字-模拟转换器装置。
全文摘要
本发明公开了一种根据I和Q码元来调制信号的IQ调制器和方法，其利用以码元速率工作的导数FIR和用于波形发生器的可编程多累加器。其中提供了下述优点与常规的FIR相比，将复杂度减少了一个因子，该因子等于过采样速率与导数阶次的商；对数字甚低IF模式传输的可编程能力；相同的电路可以为窄带MA执行插值；和，减少的系数组使得两组系数的实现允许在MA之间(例如在EDGE和IS136之间)进行快速切换。
文档编号H04L25/03GK1483267SQ01821117
公开日2004年3月17日 申请日期2001年10月8日 优先权日2000年12月20日
发明者纳迪姆·哈拉特, 纳迪姆 哈拉特 申请人:摩托罗拉公司