脉冲生成电路和调制器的制作方法

专利名称：脉冲生成电路和调制器的制作方法
技术领域：
本发明涉及脉冲生成电路和调制器，且具体地涉及使用用于间歇地操作倍频器的间歇倍频器的短脉冲生成电路、以及以低功耗操作且实现非常高的通断比的短脉冲生成电路。
背景技术：
使用短脉沖信号的通信和雷达发展为UWB (超宽带，Ultra Wide Band)技术之一。为了生成只具有任意想要的频带的成分的短脉冲信号，存在通过滤波器限制脉冲信号的频带、且只提取特定频率成分的方法，通过脉冲控制信号间歇地操作振荡器的方法，以及向混频器(mixer)输入脉冲调制控制信号且掩蔽(curtaining)载波信号、由此生成短脉冲信号的方法。
所述短脉冲生成电路所需要的性能包括低功耗操作、以及高的通断比。该通断比是指幅度调制中的占空比(mark-space ratio )。无论何时将该电路安装在任何机器中，所述低功耗操作都成为重要的性能。因此，对于在使用短脉冲信号的通信中改进通信质量，所述高的通断比是重要的性能。
图28示出涉及使用混频器的短脉冲生成电路的现有技术的块结构。图29是图28中的信号波形的时序图。将参考图28和29讨论现有技术。
向混频器2603输入从振荡器2601输出的信号2701。另一方面，从控制信号生成电路2602输出的控制信号2702也被输入到混频器。该信号2701由控制信号2702掩蔽，且作为短脉冲信号2703从混频器2603输出。该电路结构非常简单，且以低功耗操作，但是，由于来自振荡器2601的信号在关断周期泄漏，存在低通断比的问题。
作为解决该问题的手l殳，如图30所示，建议了一种使用谐波混频器2802的结构。该谐波混频器是用于输出具有二倍于输入信号频率的频率的信号的混频器。图31是图30中的信号波形的时序图。将参考图30和图31讨论现有技术。
从振荡器2801输出的信号2901是具有任意期望频率fD的一半频率成分
5f0/2的信号。向谐波混频器2802输入该信号2901。另一方面，从控制信号生成电路2602输出的控制信号2902也^皮输入到该谐波混频器2802。
该信号2901被控制信号2卯2掩蔽，且变为在导通周期时频率为f0的信号2903。在关断周期时的信号2903的频率为f0/2，且经由在谐波混频器2802的后级中提供的滤波器2803,以去除该信号，以使得可以生成具有比图28中的电路结构中的通断比更高的通断比的短脉冲信号(参考非专利文献1 )。
然而，上面所描述的现有技术中的电路结构具有依赖于形成谐波混频器2802的APDP (Anti-Parallel Diode Pair,反并联二极管对)、且大约为40 dB的通断比的问题。
作为解决该问题的手段，提出了如图32所示的结构，其中，在谐波混频器2802的后级提供间歇放大器。该间歇放大器是用于通过控制信号控制放大电路并间歇地操作该电路的电路。图33是图32中的信号波形的时序图。将参考图32和图33来讨论现有技术。
上面已经描述了从来自振荡器2801的信号3101的输出到来自谐波混频器2802的信号3103的输出的操作，因此将不再对其讨论。
将从谐波混频器2802输出的信号3103输入到间歇》欠大器3002。另 一方面，从控制信号生成电路3001输出的控制信号3104也被输入到间歇放大器3002,且随后其执行间歇放大操作。
如果执行间歇放大操作的时刻是当在信号3103中短脉沖信号为导通时，那么，由于放大电路的绝缘，在导通周期的放大增大，而在关断周期的放大减小。因此，可以使用该电路结构实现大约为60 dB的通断比(参考非专利文献2)。
然而，上面所描述的现有技术中的电路结构使用放大电路来实现大约60dB的通断比，且因此存在功耗增大的问题。其也具有电路规模扩大的问题。
除上面所描述的使用谐波混频器的电路结构以外，也建议了用于通过使用混频器和倍频器而改进通断比的电路结构。图34示出该电路结构。图35是图34中信号波形的时序图。将参考图34和图35讨论现有技术。
从振荡器2801中输出信号3301，且该信号被输入到由混频器等组成的调制电路3201。另一方面，从控制信号生成电路2602输出控制信号3302，并将其输入到调制电路3201。信号3301被控制信号3302掩蔽，且变为信号3303。信号3303被输入到倍频器3202，且变为信号3304。倍频器的转换增益随着输入信号的电平而改变； 一般地，输入信号电平
越高，转换增益越高。因此，如果像信号3303那样，输入具有幅度差的短脉 沖信号，则当幅度高时，在导通周期的转换增益高，且当幅度低时，在关断 周期的转换增益变低。
因此，当向倍频器输入信号3303，且倍增频率成分时，在导通周期的幅 度电平和在关断周期的幅度电平之间的差增大，并产生信号3304。信号3304 在关断周期的主要信号成分是输出信号的一半频率的频率成分，且因此经由 在后级中提供的滤波器3203而被去除，因此可以实现大约为60 dB的通断比 (参考专利文献l)。
然而，上面所描述的现有技术的电路结构具有输出信号波形失真的问题。 输入到倍频器3202的信号3303是形状如同突发脉冲(burst)的短脉冲信号， 而在频率轴上具有频谱的扩展。
另 一方面，倍频器是用于使信号失真以生成双波(double wave )的电路， 且因此，当具有频谱扩展的信号被输入到倍频器时，发生互调 (intermodulation ),且使输出波形失真。因为频谱由于波形失真而进一步扩 展，所以，对于在后级中提供的滤波器的性能，需要更高的规格，同时，控 制波形失真也是困难的，这是个问题。
非专利文献l: R. F. Forsythe, "A coherent solid sate, 225GH receiver", Microwave journal, pp. 64-71 1982
非专利文献2: IEICE， ED2004-204, MW2004-211(2005-01)
专利文献l: JP2004-354288A

发明内容
本发明所解决的问题
上面所描述的现有技术是难以同时满足低功耗操作和高通断比的需要的 电路结构。在使用混频器的现有技术中(图28和29),难以实现高通断比。 在使用谐波混频器的现有技术(非专利文献1)中，也难以实现大约60 dB的 足够高的通断比。使用谐波混频器和间歇放大器的现有技术(非专利文献2) 具有功耗的问题。使用调制电路和倍频器的结构(专利文献1)具有出现互 调失真的问题。
本发明意欲解决上面所描述的现有技术中的问题，且本发明的目的在于，提供脉沖生成电路和调制器，其使用利用由控制信号直接控制的倍频器来间 歇地操作的间歇倍频器，以抑制输出信号波形的失真，且在小电路规模和较 低功耗下实现高通断比。
解决问题的手段
本发明的脉冲生成电路是用于基于从振荡器输出的第一连续信号而生成
脉冲信号的脉冲生成电路，并包括控制信号生成电路，用于输出第一控制
信号，该第一控制信号在时间轴上包含导通周期、以及电压值与该导通周期
不同的关断周期；以及间歇倍频器，用于一旦接收到第一控制信号和第一连 续信号的输入，便对应于第一控制信号的导通周期，输出将第一连续信号倍 增所产生的第一倍增信号，其中，在间歇倍频器中，第一控制信号在导通周 期中的转换增益高于在关断周期中的转换增益。
根据该结构，该倍频器由控制信号直接控制，且被间歇地操作，因而， 可在小电路规模和较低功耗下实现用于生成具有高通断比的脉沖信号的脉冲 生成电路。
在本发明的脉冲生成电路中，间歇倍频器具有有源元件；连接到该有 源元件的一个控制端的控制信号输入端，向该控制信号输入端输入第一控制 信号；以及在控制信号输入端和有源元件的控制端之间提供的第一滤波器， 并且，从控制信号输入端测定的第一滤波器的阻抗的截止频率等于第一控制 信号的导通周期的持续时间的倒数或更大。
在本发明的脉沖生成电路中，从控制信号生成电路输出的第一控制信号 的幅度大于在第一控制信号的关断周期中、在有源元件的控制端测定的连续 信号的幅度。
才艮据该结构，可以实现具有更高通断比的脉沖信号。
本发明的脉冲生成电路包括用于放大第一控制信号的放大器，其被布置 在控制信号输入端和有源元件的控制端之间，其中，在第一控制信号的关断 周期中，向有源元件输入具有比第一连续信号更大的幅度的第一控制信号。
根据该结构，可将第一控制信号的幅度设置为小的，并可以减小控制信 号生成电路的功耗。
本J^明的脉冲生成电路进一步包括第二滤波器，用于允许间歇倍频器的 输出信号的频带成分从其通过，并抑制任何其它频带成分的信号功率电平。根据该结构，可以抑制不必要的频率成分。
本发明的脉冲生成电路是用于基于从差分振荡器输出的第二和第三连续
信号而生成脉冲信号的脉冲生成电路，并包括控制信号生成电路，用于输 出第一控制信号，该第一控制信号在时间轴上包含导通周期、以及电压值与 该导通周期不同的关断周期；差分间歇倍频器，用于一Jg^妄收到第一控制信 号、以及第二和第三连续信号的输入，便对应于第一控制信号的导通周期， 分别输出通过将第二和第三连续信号倍增而产生的第二和第三倍增信号；以 及波形合成电路，用于合成第二和第三倍增信号，其中，在差分间歇倍频器 中，第一控制信号的导通周期中的转换增益高于关断周期中的转换增益。
根据该结构，差分倍频器由控制信号直接控制，且被间歇地操作，因而， 可在小电路规模且较低功耗下实现用于生成具有高通断比的脉冲信号的脉冲 生成电路。特别地，采用了差分结构，因此，无需滤波器便可以抑制伪成分 (spurious component)，且可以i曾大CN t匕。
在本发明的脉冲生成电路中，差分间歇倍频器包括第一间歇倍频器， 用于基于第一控制信号，从第二连续信号生成第二倍增信号；以及第二间歇 倍频器，用于基于第一控制信号，从第三连续信号生成第三倍增信号。
根据该结构，可以容易地配置脉冲生成电路，其可使用单端的间歇倍频 器，而不使用间歇差分倍频器，在无滤波器的情况下抑制不必要的频率成分。
本发明的脉冲生成电路进一步包括移相器，用于执行从间歇倍频器提供 的第二和第三倍增信号中的至少一个的移相，并向波形合成电路提供移相后
的信号。
根据该结构，可以高精度地执行相位控制。
在本发明的脉冲生成电路中，控制信号生成电路进一步输出在时间轴上 包含导通周期、以及电压值与导通周期不同的关断周期的第二控制信号，振 荡器输出具有基于第二控制信号而间歇地改变的信号功率电平的第一连续信 号，并且，该第一连续信号在第二控制信号的导通周期中的信号电平高于关 断周期中的信号电平，并且，第二控制信号的导通周期包含第一控制信号的 导通周期。
根据该结构，可以在较低功耗下实现具有较高通断比的脉冲信号。 在本发明的脉冲生成电路中，间歇倍频器包括在振荡器和有源元件之间 提供的匹配电路，所述控制信号生成电路还输出在时间轴上包含导通周期、以及电压值与导通周期不同的关断周期的第三控制信号，以及一旦接收到第 三控制信号的输入，该匹配电^各便对应于第三控制信号的关断周期而控制阻
抗o
根据该结构，可将第一控制信号的幅度设置为小的，从而可以减小控制 信号生成电路的功耗。
本发明的调制器是包括本发明的任一脉冲生成电路的调制器，其中，控 制信号生成电路包括用于输出数据信号的数据信号生成电路、以及用于对应 于该数据信号生成调制信号的调制电路，该调制器用于输出具有导通周期和 关断周期的调制信号。
根据该结构，通过使用具有高通断比的脉冲信号，具有高SN的调制器 可被实现为较低功耗操作。
本发明的调制器包括码串检测电路，用于检测从数据信号生成电路提 供的数据信号的码串，并输出对应于预定码串的码信号；以及信号电平控制 电路，用于响应于码信号调整从振荡器提供的连续信号的幅度值，并向间歇 倍频器提供其幅度值已经被调整的连续信号。
根据该结构，如果传输信号的脉冲宽度短、且需要超高速通信，则独立 于所述码串，使得调制信号的过渡状态中的斜度恒定。
在本发明的调制器中，所述间歇倍频器是通过偏压值来控制与输入连续 信号相关的转换增益的有源电路，并且，该调制器还包括偏压值控制电路， 用于响应于从码串检测电路中输出的码信号，控制包含在该有源电路中的有 源元件的偏压值。
根据该结构，如果传输信号的脉冲宽度短、且需要超高速通信，则独立 于所述码串，使得调制信号的过渡状态中的斜度和稳定状态中的幅度值恒定。 本发明的优点
根据本发明，具有振荡器、控制信号生成电路、间歇倍频器以及滤波器 的脉冲生成电路可被实现为低功耗操作，其中，通过从控制信号生成电路中 输出的第一控制信号间歇地操作间歇倍频器，以改变控制信号的导通周期中 的转换增益和关断周期中的转换增益，并改变导通周期和关断周期中的主成 分的频率，由此抑制输出信号的失真，并生成具有高通断比的脉冲信号。


10图1是示出本发明第 一实施例中的短脉冲生成电路的电路结构的图2是示出本发明第一实施例中的信号波形的特性的图3是示出本发明第一实施例中的间歇倍频器的电路结构的一个示例的
图4是示出本发明第一实施例中的控制信号电压值和输出信号电平之间 关系的特性的图5是示出本发明第一实施例中的控制信号电压值和输出信号电平之间 关系的特性的图6是示出本发明第一实施例中的间歇倍频器的电路结构的一个示例的
图7是示出本发明第一实施例中的间歇倍频器的电路结构的一个示例的
图8是示出本发明第一实施例中的间歇倍频器的电路结构的一个示例的
图9是示出本发明第二实施例中的短脉冲生成电路的电路结构的图； 图10是示出本发明第二实施例中的信号波形的特性的图； 图11是示出本发明第二实施例中的短脉冲生成电路的电路结构的一个 示例的图12是示出本发明第二实施例中的短脉冲生成电路的电路结构的一个 示例的图13是示出本发明第三实施例中的短脉冲生成电路的电路结构的图14是示出本发明第三实施例中的信号波形的特性的图15是示出本发明第四实施例中的调制器的电路结构的图16是示出本发明第四实施例中的调制器的结构的图17是示出本发明第四实施例中的信号波形的特性的图18是示出本发明第四实施例中的输出波形的特性的图19是示出本发明第四实施例中的输出波形的特性的图20是示出本发明第四实施例中的信号波形的特性的图21是示出本发明第四实施例中的调制器的电路结构的一个示例的图22是示出本发明第四实施例中的信号波形的特性的图23是示出本发明第四实施例中的控制信号电压值和输出信号电平之间关系的特性的图24是示出本发明第四实施例中的输出波形的特性的图25是示出本发明第四实施例中的输出波形的特性的图26是示出本发明第五实施例中的短脉冲生成电路的电路结构的图;
图27是示出本发明第五实施例中的信号波形的特性的图28是示出现有技术中的短脉冲生成电路的电路结构的图29是示出现有技术中的控制信号波形的图30是示出现有技术中的短脉冲生成电路的电路结构的图31是示出现有技术中的控制信号波形的图32是示出现有技术中的短脉冲生成电路的电路结构的图33是示出现有技术中的控制信号波形的图34是示出现有技术中的短脉冲生成电路的电路结构的图35是示出现有技术中的控制信号波形的图。
附图标记的描述
101 振荡器
102控制信号生成电路
103 间歇倍频器
104 滤波器
105 输出端
201 -204信号波形
301 有源元件
302 匹配电3各
303 匹配电路 304耦合器 305耦合器
306 滤波器
307 直流馈送器
308 电源
309 旁路电容器 310控制信号输入端 311 放大器401 -403 控制区域
501 -503特性曲线
601电流源
602电阻器
603电源
701滤波器
702直流馈送器
703电源
801电流源
901间歇振荡器
902间歇差分倍频器
903波形合成电路
薩--1006信号波形
1101、1102移相器
1301间歇振荡器
1302控制信号生成电路
1401 --1405信号波形
1501信号电平控制电路
1502码串检测电路
1503调制电路
1504数据信号生成电if各
1601 --1607信号波形
1701偏压值(bias value )控制电路
1801 --1804信号波形
1901、1902输出信号波形
2001、2002 输出信号波形
2101、2102 特性曲线
2301 --2305信号波形
2401、2403控制信号波形
2402、2404输出信号波形
2501、2503控制信号波形2502、 2504 输出信号波形
2601振荡器
2602控制信号生成电路
2603混频器
2604输出端
2701 -2703信号波形
2801振荡器
2802谐波混频器
2803滤波器
2901 -2904信号波形
3001控制信号生成电路
3002间歇放大器
3101 -3106信号波形
3201调制电路
3202倍频器
3203带通滤波器
3301 -3305信号波形
3401控制信号生成电路
3402、3403 匹配电i 各
3404控制信号输入端
3405控制信号输入端
3501控制信号波形
3502控制信号波形
具体实施例方式
下面将参考附图讨论本发明的实施例。 (第一实施例)
图1是本发明第一实施例中的短脉冲生成电路的框图。图1中所示的短
脉冲生成电路包括振荡器101、控制信号生成电路102、间歇倍频器103、滤 波器104以及输出端105。所述间歇倍频器是用于通过控制信号直接控制倍 频器、且间歇地操作该电路的电路。振荡器101和间歇倍频器103是被实现
14为有源元件的有源电路。
在下面的描述中，假设有源元件为FET (Field-Effect Transistor,场效应 晶体管)。尽管间歇倍频器的倍数为n (n:正整数)，但在下面的描述中，假 设输出信号的期望频率为fO,振荡器的输出信号的频率为f0/2,且间歇倍频 器为倍加器电路(doubler circuit )。从控制信号生成电路102输出的控制信号 的信号波形为任意的；在下面的描述中，Wi设信号波形为脉冲波形。
振荡器101向间歇倍频器103输出连续信号。该间歇倍频器103根据从 控制信号生成电路102输出的控制信号而间歇地操作，因而生成短脉沖信号。 滤波器104去除短脉冲信号中的伪成分。
图2是图1的框图中的信号和控制信号的时序图。每个竖轴指示电压轴， 而每个横轴指示时间轴。将参考图1和图2讨论第一实施例中用于在低功耗 下生成具有高通断比(导通周期的幅度电平和关断周期的幅度电平之间的比 率)的短脉冲信号的短脉沖生成电路的操作。
振荡器101向间歇倍频器103输出连续信号201。
控制信号生成电路102向间歇倍频器103输出控制信号202。该控制信 号202对形成该间歇倍频器103的一部分的有源元件起作用。
基于控制信号202的电压值，控制形成该间歇倍频器103的一部分的FET 的操作点。
FET操作点被控制，因此，可以使得控制信号202的电压值高的周期(以 下称为导通周期)内的转换增益高，且可以4吏得在该电压值低的周期(以下 称为关断周期)内的转换增益低。
因此，信号203的关断周期中的主频率成分为频率fD/2,而在导通周期
内从间歇倍频器103中输出的频率ro的成分的幅度值与关断周期内的该幅度
值有很大程度地不同，且导通周期和关断周期中的幅度值之间的差为通断比 (单位犯)。随后将详细描述在控制信号202的导通周期和关断周期中的电 压值的设置；所期望的是应当设置电压值，以使得在导通周期内提供最大 转换增益。
向滤波器104输入从间歇倍频器103输出的信号203。滤波器104是用 于允许频率fO的频带的信号通过，并抑制其它频带成分的伪抑制(spurious suppression)滤波器；例如，其为BFP (带通滤波器)或BEF (带阻滤波器)。
所期望的是:应当作为信号203的导通周期内的脉冲宽度的倒数的两倍或更大的频带，来提供滤波器104的频带，因此，可以防止当从滤波器204 中输出信号204时的波形钝化(waveform rounding )。
滤波器104允许信号203的f0频带的信号通过滤波器104,且抑制信号 203的f0/2频带的信号。因此，输出端105可以输出具有频率f0的频带的频 率成分的高通断比的短脉沖信号204。振荡器101的电路结构是公知技术， 因此将不再讨论。
图3示出间歇倍频器103的一个示例。图3中所示的间歇倍频器103包 括有源元件301、匹配电路302、匹配电路303、耦合器304、耦合器305、 滤波器306、直流馈送器307、电源308、旁路电容器309以及控制信号输入 端310。
操作点的控制方法是直接由控制信号202控制栅极-源极电压(Vgs)的 方法。从控制信号生成电路102输出控制信号202，且将其与连续信号201 合并。将从振荡器101输出的连续信号201从有源元件301的栅极端输入。 耦合器304和耦合器305被用于截断直流，且各自由电容元件和并行耦合线 构成。
通过耦合器304的高频信号为从振荡器101输出的连续信号201,且频 谱波形不具有扩展(但具有相位噪声)，以及因此，耦合器304的通带并不需 要是宽频带。
另一方面，通过耦合器305的高频信号为形状如同突发脉冲的短脉冲信 号。由于该短脉冲信号的频谱波形具有宽频带，所以，该耦合器305的通带 需要为宽频带。期望该频带应为短脉冲信号的脉冲宽度的倒数的两倍或者更 大。匹配电路302是用于允许频率为fD/2频带的信号通过的输入侧匹配电路， 而匹配电路303是用于允许频率fD的频带的信号通过的输出侧匹配电路。匹 配电路的设计为公知技术，因此将不再讨论。
滤波器306为这样的滤波器当从连接匹配电路302和耦合器304的传 输线上测定滤波器306的阻抗时，其在史密斯(Smith)图中的频率fD/2处变 为开路，或者变为接近开路。其由在分布的恒定线(constantline)中频率fD/2 处电长度为入g/4的开路短截线和电长度为Xg/4的线组成，以及由在集中恒定 元件中fD/2频率处自谐振的电容元件和介质(dielectric)元件组成。
由于滤波器306的频率特性的作用，当从控制信号输入端310测定滤波 器306时的输入阻抗的频率特性变为在从直流起的低频带中的LPF (低通滤波器)。在这种情况下，期望LPF的截止频率应当等于控制信号202的脉冲
宽度的倒数或者更大。
如果截止频率低于控制信号202的脉沖宽度的倒数，则控制信号202的 波形钝化，并且，Vgs控制的高速属性被损害，以及输出信号204的上升沿 和下降沿不会变得陡峭。由于输出信号204的上升沿和下降沿不会变得陡峭， 脉冲宽度变窄，且频谱波形扩展。例如，对于在通信中分配的信道频带之外 的频带，频谱波形的扩展可变为伪成分。
如果由于波形钝化、上升时间和下降时间的总和变为脉冲宽度或更大， 则输出信号204的幅度值下降，导致在接收系统中SN劣化。可以根据线长 度、线宽度、以及电路设计中的短截线(stub),设置截止频率。
所期望的是当从连接匹配电路302和耦合器304的传输线测定滤波器 306的阻抗时，在Smith图中，滤波器306在频率fD/2处也应当为开路，或 者接近开路。
因此，可以防止存在于到电源端的电路中的频率fD的信号的巻绕 (wraparound),有助于电路的稳定化。
当从连接匹配电路303和耦合器305的传输线测定直流馈送器307的阻 抗时，至少在频率fO和fD/2处，直流馈送器307为开路；理想地，直流馈送 器307只允许直流成分通过。
例如，其由在分布的恒定线中电长度为Xg/4的开路短截线和电长度为 Xg/4的线组成，以及由在集中恒定元件的相应频率处自谐振的电容元件和介 质元件组成。期望应当在电源308 —侧安装旁路电容器309,以防止寄生振 荡。
另一方面，不在控制信号输入端310提供旁路电容器。如果在控制信号 输入端310处提供旁路电容器，则与存在于线和电路中的阻抗成分和电容成 分结合，时间常数增大，且控制信号202的波形钝化。由于波形钝化，如上 所述，出现使得输出波形204的上升沿和下降沿变钝的问题。
在图4中，(a)为示出图3的电路结构中的Vgs和输出信号电平(频率 f0)的特性曲线的图。用输出信号电平的最大值对特性曲线正规化。此时的 漏极-源极电压(之后称为Vds)为Vdsl。
在图4的(a)中，区域401和区域402之间的输出信号电平差大约为70 dB，且期望在导通周期中的控制信号202的电压值应当被设置为区域401中
17的Vgs,以及关断周期中的控制信号202的电压值应当被设置为区域402中 的Vgs;可生成输出信号的通断比为70 dB的短脉沖信号。图4(a)中的横 轴为0.1 V/div,且在控制信号202的导通周期和关断周期的电压值的设置中， 如果使用通常所使用的驱动器，则可容易地实现这些数值。
在图4中，(b)是示出Vgs和Id的特性曲线的图。图4 (b)中的区域 401和402与图4 ( a)中的区域401和402相对应。因此，区401中的Vgs， 也就是，提供最大转换增益的Vgs为夹断(pinch off)电压、或接近夹断电 压的电压值，并且，流过该电路的漏极电流(Id)变为很小的值。由于在区 域402中、关断周期中的控制信号202的电压值被设置为Vgs，所以，在关 断周期中没有电流流动。因此，该电路具有在低功耗中操作，且难以寄生振 荡的优点。
此时，进行设置，以使得在区域402中的关断周期中的操作中，控制信 号202的幅度变为大于在有源元件301的栅极端测定的连续信号的幅度。为 了实现高通断比，在关断周期中抑制谐波的出现是重要的。如上所述的规定 控制信号202的幅度的目的是由于在栅极端测定的连续信号的幅度的最大 电位变为夹断电压或更高，出现谐波。
如果用于放大控制信号202的幅度的放大器311 (在图3中由虚线指示) 被插入到控制信号输入端310和有源元件311的栅极端之间，则可进行设置， 以使得控制信号202的经放大的幅度变得大于在有源元件301的栅极端测定 的连续信号的幅度，且控制信号202的幅度不需要必定大于在有源元件301 的栅极端测定的连续信号的幅度。这么做，提供可以减小用于生成控制信号 202的基带电路的功耗的优点。
顺便提及，也可以在图4的(a)中所示的区域403中定位关断周期中的 控制信号202的电压值，但是，显然不能确定高通断比，且进一步由于Id大， 功耗增大，且电路变得易于寄生振荡。
在这种情况中，在控制信号的上升部分，在关断周期中电流也流动，且 因此FET的端到端的电容、以及存在于电路中的杂散电容(stray capacitance) 可被预先充电，从而导致间歇操作的高速属性；然而，期望应当在区域402 中设置关断周期中的控制信号202的电压值，用于高的通断比、较低功耗操 作以及电路的稳定性。
图5是通过对每个输入信号电平的比较，而示出图3的电路结构中的Vgs和输出信号电平(频率fO)的特性曲线的图。利用每个输出信号电平的最大
值来正规化每个特性曲线的竖轴。以特性曲线501、 502和503的顺序，输入 信号电平变大。
根据图5，为了在区域401中将控制信号202的导通周期中的电压值设 置为Vgs、以及在区域402中将控制信号202的关断周期中的电压值设置为 Vgs，如果输入信号电平更大，则相对于Vgs改变的输出信号电平的变化开 始更早。
换句话说，对于控制信号202的电压值(Vgs)中的改变，如果输入信号 电平更大，则输出信号204上升和下降得更快，并且，期望对于间歇操作的 高速属性，输入信号电平应该更大。然而，如果输入信号电平较小，则通断 比更高。这样，应当遵照系统规格设计间歇倍频器103的输入信号电平。
如上所述，使用振荡器IOI、控制信号生成电路102、间歇倍频器103、 滤波器104以及输出端105,在控制信号的导通周期中的间歇倍频器103的 转换增益和关断周期中的转换增益是可控的，且导通周期和关断周期中的主 成分的频率是可控的，因此，可用低功耗来实现用于生成具有高通断比的短 脉冲信号的短脉冲生成电路。
直接由控制信号202控制Vgs的方法已被描述为间歇倍频器103的控制 方法，但可以采用由控制信号控制电流、以及随着电流流动而控制施加到电 阻器的电压值的方法。
图6示出间歇倍频器103的另一个示例。该电路结构与图3中示出的电 路的区别在于，提供了电流源601、阻抗元件602、电源603以及控制信号生 成电路604,以及从控制信号生成电路604中输出控制信号202，。如同控制 信号202,控制信号202，具有导通周期和关断周期。由控制信号202，控制电 流源601，因此，电流间歇地流经阻抗元件602,且依照控制信号202，的导通 周期和关断周期来施加电压。
依照控制信号202，的导通周期和关断周期而改变施加到阻抗元件602的 电压值。基于应用到阻抗元件602和电源603的电压值而生成控制信号202。 如先前用图3所描述的，由控制信号202控制有源元件103的Vgs，且在图4 的区域401中设置导通周期中的Vgs,并在区域402中设置关断周期中的Vgs, 因此，如上所述，可以实现用于抑制输出信号失真和生成具有高通断比的短 脉冲信号的短脉冲生成电路。除了 Vgs的控制方法之外，该电路结构相似于
19图3中的电路结构，且因此将不再讨论其操作。
可以采用通过控制信号直接控制Vds的方法。图7示出了间歇倍频器103 的另一个示例。该电路结构与图3中的电路结构的区别在于提供了滤波器 701、直流馈送器702、电源703以及控制信号生成电路704,而没有提供滤 波器306、直流馈送器307或者电源308;以及从控制信号生成电路704输出 控制信号202"。如同控制信号202,控制信号202"具有导通周期和关断周期， 且脉沖宽度相等。
滤波器701为这样的滤波器，当在图7中从连接匹配电路303和耦合器 305的传输线测定滤波器701的阻抗时，其在频率fD处在Smith图上为开路， 或者在该图中接近开路。滤波器701由在分布的恒定线中频率fD处的电长度 为Xg/4的开路短截线和电长度为Xg/4的线组成，以及由在集中恒定元件中f0 频率处自谐振的电容元件和介质元件组成。
由于滤波器701的频率特性的作用，从控制信号输入端310测定滤波器 701时的输入阻抗的频率特性变为在从直流起的低频带中的LPF。期望在该 时刻LPF的截止频率应当为控制信号202"的倒数或者更多。理由已经^皮描述， 因此将不再次讨论。
或者当从连接匹配电路303和耦合器305的传输线测定滤波器701的阻 抗时，在Smith图上，在频率f0/2处，滤波器701也应当为开路或应当接近 开路。上面描述了理由，因此将不再次讨论。
至少在频率f0/2处，从连接匹配电路302和耦合器304的传输线测定的 直流々贵送器702的阻抗在Smith图上为开^各，理想地，直流馈送器702只允 许直流成分通过。例如，直流馈送器702由在分布的恒定线中、在频率fD/2 处的电长度为Xg/4的开路短截线和电长度为Xg/4的线组成，以及由在集中恒 定元件的fD/2频率处自谐振的电容元件和介质元件组成。
期望在Sm他图的fD频率处，从连接匹配电路302和耦合器304的传输 线测定的直流馈送器702的阻抗为开路。原因已在上面描述，因此将不再讨 论。旁路电容器309被安装在电源703 —侧，以防止寄生振荡。另一方面， 在控制信号输入端310不提供旁路电容器。上面已描述理由，且因此将不再 次讨论。
在图4的区域401中使得Vgs恒定，且在控制信号202"的导通周期中， 将Vds设置为Vdsl,因此，间歇倍频器103在导通周期中的转换增益可被最
20大化。
另一方面，控制信号202的关断周期中的Vds被设置为Vds2。 Vds2是 小于Vdsl的值，且此时Id为零。因此，设置操作点，以使得控制信号202" 的导通周期中的转换增益高，而关断周期中的转换增益低，因此，可以在低 功耗下实现用于生成具有高通断比的短脉沖信号的短脉冲生成电路。
可以采用由控制信号控制Id的方法。图8示出间歇倍频器103的另一个 示例。该电路结构与图7中的不同在于，提供了电源308、电流源801以及 控制信号生成电路802，以及从控制信号生成电路802中输出控制信号202"，。
由控制信号202，"控制电流源801,因此，在控制信号202"，的导通周期 中的Vds被设置为Vdsl，而在关断周期中的Vds被设置为Vds2，且间歇地 操作间歇倍频器。除了 Vds的控制方法之夕卜，该电路结构类似于图7中的电 路结构，因此，将不再次讨论其操作。
在上面给出的描述中，振荡器101的振荡频率为输出信号的频率的一半， 且间歇倍频器103为倍加器电路(doublercircuit);然而，振荡器101的振荡 频率可以为输出信号的频率的1/n,以及间歇倍频器103可以是n倍电路，其 中n为正整数。
为了利用图3和图6到图8描述间歇倍频器103的示例，滤波器306和 701、以及直流馈送器307和702被插入在电路结构中的耦合器304和匹配电 路302之间，且也可以被插入在电路结构中的匹配电路302和有源元件301 之间。
提供了匹配电路302和303，但是，如果根据有源元件301的输入/输出 阻抗和滤波器306、直流馈送器307等等的外围电路的阻抗，该间歇倍频器 103的输入/输出阻抗确保上面所描述的任意期望的特性，则其可以省略匹配 电路302和303。 (第二实施例)
图9是示出本发明第二实施例的短脉冲生成电路的结构的框图。该短脉 冲生成电路与上面所描述的第一实施例中的短脉冲生成电路的区别在于使 用间歇差分倍频器902代替间歇倍频器103;在前级中使用差分振荡器901 代替振荡器101;不需要滤波器104;以及使用波形合成电路903。
该电路结构为差分型，且提供波形合成电路903，以使得可以在低功耗 下实现无需任何滤波器而抑制伪成分、且生成具有高通断比和高CN的短脉
21冲信号的短脉冲生成电路。
图IO是示出图9中所示的短脉冲生成电路中的控制信号和输入/输出信 号的变化的时序图。每个竖轴指示电压，而每个横轴指示时间。下面将参考 图9和图IO讨论第二实施例中的在低功耗下操作的用于生成具有高通断比的 短脉沖信号的短脉冲生成电路的操作。
尽管间歇倍频器的倍数为n(n:正整数)，但在下面的描述中，假设输 出信号的期望频率为fO，振荡器的输出信号的频率为fD/2,以及如同第一实 施例那样，间歇倍频器电路为倍加器电路。
差分振荡器901从两个输出端输出信号1001和信号1002。信号1001和 1002具有反相的频率为fD/2的成分和同相的频率为fD的成分。向间歇差分倍 频器902的两个输入端，命入信号1001和1002。
另一方面，向间歇差分倍频器902输入从控制信号生成电路102输出的 控制信号1003，因此，从间歇差分倍频器902的两个输出端，为信号1001 输出信1004,而为信号1002输出信号1005。
将控制信号1003输入到间歇差分倍频器902，其随后生成短脉冲信号。 该间歇差分倍频器902生成短脉沖信号的才喿作类似于在第一实施例中描述的 单端类型的电路结构中的操作，且因此将不再讨论。
向波形合成电路903输入从间歇差分倍频器902输出的信号1004和 1005。波形合成电路903合成信号1004和1005。也就是，信号1004和1005 的频率为fD/2的成分，换句话说，关断周期中的主成分处于反相，且因此波 形合成电^各903消除它们。
另一方面，信号1004和1005的频率为fD的成分，换句话说，导通周期 中的主成分处于同相，且因此波形合成电路903放大它们。因此，无需第一 实施例中所使用的滤波器104便可以抑制伪成分，且从输出端105输出输出 信号1006。此外，由于噪声成分因为其处于反相而也被消除，所以，可以实 现高CN。
然而，频率fD的成分也存在于关断周期，关断周期中的成分也经历同相 的波形合并，且因此其通断比与第 一 实施例中所描述的单端型短脉冲生成电 3各的通断比一样大。
如上所述，电路结构为差分型，以使得可以在低功耗下实现用于无需任 何滤波器而抑制伪成分、且生成具有高通断比和高CN的短脉冲信号的短脉冲生成电路。
尽管从间歇差分倍频器902的两个输出端输出的信号1004和1005的fD/2 成分处于反相，而fD成分处于同相，但由于电路的连接部分等等，其相位关 系可能有一点点移位，在这种情况下，如图11所示，提供移相器1101和移 相器1102,因此，可以高精度地执行相位控制。
尽管使用差分振荡器901和间歇差分倍频器902实现该短脉沖生成电路， 但如果使用两个间歇倍频器103替代间歇差分倍频器902，也可以提供相似 的伊乙点。
图12示出该短脉冲生成电路的另一个示例。该结构与图9中的结构的区 别在于所述间歇差分倍频器902被两个间歇倍频器103替代。从差分振荡 器901输出的信号1001和1002被分别地输入到间歇倍频器103，和间歇倍频 器103"。
所述两个间歇倍频器103根据控制信号1003间歇地工作。所述两个间歇 倍频器103输出信号1004和1005。波形合成电路903合成信号1004和1005, 并输出信号1006。输出端105输出输出信号1006。上面描述了电路操作和优 点，因此将不再讨论。同样，在图12的结构中，提供移相器1101和1102, 因此，可以以相同方式高精度地执行相位控制。
在上面给出的描述中，振荡器卯l的振荡频率为输出信号的频率的一半， 而间歇差分倍频器902为倍加器电路；然而，振荡器101的振荡频率可以是 输出信号的频率的1/(2n),且间歇倍频器103可以为2n倍电路，其中n为正 整数。
(第三实施例)
图13为示出本发明第三实施例中的短脉冲生成电路的结构的框图。该短 脉冲生成电路与上面描述的第一实施例中的短脉冲生成电路的区别在于振 荡器101被替代为间歇振荡器1301;控制信号生成电路102被替代为控制信 号生成电路1302;以及向间歇振荡器1301输入从控制信号生成电路1302中 输出的控制信号1401。
像间歇倍频器那样，间歇地操作该振荡器,因此，可以实现较低的功耗 和较高的通断比。此处，假设从间歇振荡器1301中输出的短脉冲信号和用于 控制间歇倍频器103的控制信号的脉冲宽度不同，且前者具有比后者更长的 脉冲宽度。图14为示出图13中所示的短脉冲生成电路中的控制信号和输入/输出信
号中的变化的时序图。每个竖轴指示电压，而每个横轴指示时间。下面将参
考图13和14讨论第三实施例中所示的短脉冲生成电路的操作。
尽管间歇倍频器的倍数为n(n:正整数)，但在下面的描述中，假设输
出信号的期望频率为f0，振荡器的输出信号的频率为f0/2,以及像第一实施
例那样，间歇倍频器为倍加器电路。
该间歇振荡器1301在f0/2频率操作。另一方面，该间歇振荡器1301根
据从控制信号生成电路1302中输出的控制信号1401间歇地工作，并输出脉
冲宽度为tl的短脉冲信号1402。
在间歇振荡器1301的操作原理中，由控制信号1401控制形成间歇振荡
器1301的有源元件(晶体管或FET)的操:作点。控制该操:作点，因此，间歇
振荡器1301在控制信号的导通周期中满足振荡条件，而在关断周期中并不满
足振荡条件，且由此间歇地振荡。该间歇振荡器1301向间歇倍频器103输出
短脉冲信号1402。
另 一方面，控制信号生成电路1302向间歇倍频器103输入控制信号1403。 因此，该间歇倍频器103间歇地操作。在第一实施例中详细地描述了该操作， 因此将不再讨论。然而，假设用于控制间歇倍频器103的间歇操作的控制信 号1403的脉冲宽度t2比从间歇振荡器1301中输出的短脉冲信号1402的脉 沖宽度tl短。
此外，假设短脉冲信号1402上升，随后控制信号1403上升，并且，控 制信号1403下降，随后该短脉冲信号1402下降。这样估支时，如果向间歇倍 频器103输入短脉冲信号1402以执行失真梯:作，则不发生互调。该间歇倍频 器103向滤波器104输出短脉冲信号1404。该滤波器104抑制短脉冲信号1404 的伪成分，并输出短脉冲信号1405。从输出端105输出该短脉冲信号1405。
如上所述，如同间歇倍频器那样，间歇地操作该振荡器，因此，可以实 现较低功耗和更高的通断比。该间歇倍频器103被描述为单端型，但也可以 是第二实施例中描述的差分型，且一起地，位于前级的间歇振荡器1301可以 是差分型。这样做时，可以额外提供以下优点，即，消除对于滤波器104的 需要，且可以实现高CN。
在上面给出的描述中，间歇振荡器1301的振荡频率为输出信号频率的一 半，而间歇倍频器103为倍加器电路；然而，间歇振荡器1301的振荡频率可
24以为输出信号的频率的1/n,且该间歇倍频器103可以是n倍电路，其中n为 正整数。
尽管假设在关断周期中间歇振荡器并不满足振荡条件，但在关断周期中 也可满足振荡条件，且关断周期中的信号电平可低于导通周期中的信号电平。 (第四实施例)
图15是示出本发明第四实施例中的使用短脉冲生成电路的调制器的结 构的框图。该结构与上面所描述的第一实施例中的结构的区别在于提供了 信号电平控制电路1501、码串检测电路1502、调制电路1503以及数据信号 生成电路1504,来替代控制信号生成电路102。
将讨论当使用间歇倍频器103的短脉冲生成电路被应用于调制器时出现 的问题。图16示出了被提供有调制电路1503的调制器，其中，在第一实施 例中所示的短脉冲生成电路102中，将控制信号生成电路102替换为数据信 号生成电路1504。该间歇倍频器103依照从数据信号生成电路1504中输出 的码串来工作，并输出短脉冲信号。因此，可以实现用于在短脉冲信号的幅 度值上承载数字信息的OOK调制器。
图17是示出使用图16中所示的短脉冲生成电路的调制器中的控制信号 和输入/输出信号中的变化的时序图。每个竖轴指示电压轴，而每个横轴指示 时间轴。下面将参考图16和17讨论当将该间歇倍频器103应用于调制器时 所发生的问题。尽管间歇倍频器的倍数为n(n:正整数)，但在下面的讨论 中，假设输出信号的期望频率为fD,振荡器的输出信号的频率为fD/2,以及 像第一实施例那样，间歇倍频器为倍加器电路。
从振荡器101输出的信号2301被输入到间歇倍频器103。数据信号生成 电路1504输出数据信号2302。调制电路1503调制数据信号2302，且输出控 制信号2303。根据输入控制信号2303间歇地操作该间歇倍频器103。在第一 实施例中详细描述了间歇操作的操作原理，因此将不再讨论。
当由控制信号2303间歇地控制该间歇倍频器103时，如果控制信号为 RZ码，则在过渡状态的斜度中，码串"01"的后码"1"的输出幅度和码串 "11"的后码"1"的输出幅度不同。将参考图18和图19详细地讨论该主题。
特别地，如果像码串"ir那样，码"r为连续的，则将前码"r的
控制信号的填充(charge)留给后码"1"的控制信号，且在存在剩余填充的情 况下，后码"1"的控制信号的过渡状态的斜度变得陡峭。随着控制信号的过渡状态中的斜度变得陡峭，输出信号的过渡状态中的
斜度不可避免地也变得陡峭。图18示出此时的波形。波形2401为码串"11" 的前码"1"的控制信号波形，波形2402为此时来自间歇倍频器103的输出 波形，波形2403为码串"11"的后码"1"的控制信号波形，以及波形2404 为此时来自间歇倍频器103的tr出波形。
在图18中，控制信号的脉冲宽度t24比输出波形的上升时间和下降时间 的总和长，且因此，在稳定状态中，波形2402和2404的最大幅度达到幅度 电平V24。
图19为示出当使用具有比波形2401和2403的控制信号更短的脉冲宽度 的控制信号时的控制信号波形和输出信号波形的图。波形2501为码串"11" 的前码'T，的控制信号波形，波形2502为此时来自间歇倍频器103的输出 波形，波艰2503为码串"11"的后码"1"的控制信号波形，以及波艰2504 为此时来自间歇倍频器103的llr出波形。
在图19中，控制信号的脉冲宽度t25短于输出波形的上升时间和下降时 间的总和，且因此，在稳定状态中，输出上升緩慢的波形2502的最大幅度并 未到达幅度电平V24。另一方面，在稳定状态中，波形2504的最大幅度到达 幅度电平V24,且输出信号的峰值依赖于码串而变化。当控制信号的脉冲宽 度非常短时，可能发生输出信号的峰值依赖于码串而变化的现象。
该间歇倍频器103输出信号2304,其峰值依赖于码串而变化，且滤波器 104抑制信号2304的伪成分，并获得输出信号2305。因此，当将使用间歇倍 频器的短脉冲生成电路应用于调制器时，如果控制信号的脉冲宽度(也就是， 调制电路的输出信号)短，则可能出现峰值依赖于码串而变化的问题。
该第四实施例是用于解决该问题的发明，且根据码串控制输入信号电平， 因此，可以实现独立于码串，且在输出波形的过渡状态中的斜度恒定的调制 器。
图20为示出使用图15所示的短脉冲生成电路的调制器中的控制信号和 输入/输出信号的变化的时序图。每个竖轴指示电压，而每个横轴指示时间。 将参考图15和图20讨论使用第四实施例中所示的短脉冲生成电路的调制器 的操作。
振荡器101向信号电平控制电路1501输出信号1601。另一方面，数据 信号生成电路1504向码串检测电路1502输出控制信号1602。
26当码串为"11"时，码串检测电路1502检测后码'T，，且在码"1"的 时刻，向信号电平控制电路1501输出脉冲状的控制信号1603。
信号电平控制电路1501依照控制信号1603调整输入信号1601的幅度 值，以使得在脉冲信号存在于控制信号1603中时，减小幅度值。
利用如果输入信号电平小、则输出波形的过渡状态中的斜度变得适中的 事实，进行调整，以消除码串"11"的后码"1"在过渡状态中的陡峭斜度。 可以预先确定输入信号1601的幅度值的调整量。信号电平控制电路1501向 间歇倍频器103输出信号1604。
另一方面，数据信号生成电路1504输出数据信号1602。调制电路1503 将该数据信号1602转换为控制信号1605，且将该控制信号输入到间歇倍频 器103。利用控制信号1605间歇地操作该间歇倍频器103，因而间歇地倍增 该信号1604。
此时，信号1604中的幅度电平调整部分1604a的定时和码串"11"的后 码"1"的部分的定时互相匹配，因而，相比于在码列表中不控制信号1604 的幅度值的情况，码串"11"的后码"1"中的短脉沖信号的过渡状态中的斜 度变得适中。
此处，调整输入信号1604的部分1604a的幅度值，以使得码串"11"的 后码"1"中的短脉冲信号的过渡状态中的斜度变得相同于或接近于不同码列 表的码"1"中的短脉冲信号的斜度。
这样，可以独立于码列表而生成具有恒定斜度或大致恒定斜度的信号 1606。该间歇倍频器103向滤波器104输出信号1606。滤波器104抑制信号 1606的伪成分，且输出短脉冲信号1607。从输出端105输出短脉冲信号1607。
如上所述，根据码串控制输入信号电平，因而，可以在低功耗下实现使 用独立于码串而在输出波形的过渡状态中具有恒定的斜度、以及具有高通断 比的短脉冲信号的调制器。
已经描述了用于根据码列表调整输入信号电平、且独立于码列表而使得 从间歇倍频器输出的短脉冲信号的过渡状态中的斜度恒定或大致恒定的电路 结构，但是，进一步地，可以根据码列表控制形成间歇倍频器的一部分的FET 的偏压^f直。
图21示出使用短脉冲生成电路的调制器的另一个示例。该结构与图15 中的结构的区别在于，进一步提供偏压值控制电路1701和一个附加的码串检
27测电路1502。
根据码列表而控制形成间歇倍频器103的一部分的FET的偏压值，以使 得可以在低功耗下实现这样的调制器，其使用不但独立于码串而在输出波形 的过渡状态中具有恒定或大致恒定的斜度、而且在稳定状态中具有恒定或大 致恒定的幅度值、并具有高通断比的短脉冲信号。
图22为示出使用图21所示的短脉冲生成电路的调制器中的控制信号和 输入/输出信号中的变化的时序图。每个竖轴指示电压，而每个横轴指示时间。 将参考图21和图22讨论使用第四实施例中所示的短脉冲生成电路的调制器 的操作。在图15的结构中描述了4艮据控制信号1605由间歇倍频器103间歇 地倍增输入信号1604地操作，因此将不再讨论。
在图21的结构中，数据信号生成电路1504输出数据信号1602。当码串 为"11"时，码串检测电路1502检测后码"1",且在该码时，生成脉冲状的 控制信号1801,且向偏压值控制电路1701输入该控制信号。
由从偏压值控制电路1701输出的控制信号1802控制形成间歇倍频器103 的一部分的FET的偏压值。此处，假设图21的结构中的间歇倍频器103具 有图3中的结构，以及由控制信号1802控制的偏压值为Vds。
在图15的结构中，为了使得过渡状态中的斜度适中，当码串为"11"时， 在后码'T，时，减小输入信号电平；同时，稳定状态中的幅度值减小。随后， 为了增大稳定状态中的幅度值，当控制信号1802中的码串为"11"时，在后 码"1"时，增大Vds。
图23为示出相对于间歇倍频器103的Vgs变化的输出电平变化的特性曲 线的图。特性曲线2101是当相对于特性曲线2102输入信号电平小而Vds大 时的特性曲线；相比于特性曲线2102,特性曲线2101具有适中的过渡状态 中的斜度，但是，特性曲线2101的最大幅度电平与特性曲线2102的最大幅 度电平一样大。竖轴并未正规化。
使得码串"11"的后码'T，对应于特性曲线2101，而任意其它码列表 中的码'T，则对应于特性曲线2102，因而可独立于码列表，使得输出波形 的过渡状态中的斜度和最大幅度值恒定。由此生成的信号1803被输入到滤波 器104。该滤波器104抑制信号1803的伪成分，并输出信号1804，以及从输 出端105输出信号1804。
利用图24和图25而比较图21的结构中和图15的结构中的输出波形。图24示出对应于图15中配置的输出波形。波形1901为对应于除了码串"11" 的后码"1"之外的任意码"1"的输出信号波形，且波形1902为对应于码串
"11"的后码"1"的输出信号波形。
图25示出对应于图21结构中的输出波形；波形2001为对应于除了码串
"11"的后码"1"之外的任意码"1"的输出信号波形，而波形2002为对应 于码串"11"的后码'T，的输出信号波形。波形1901和1902在过渡状态中 的斜度相等，但其稳定状态最大幅度值不同，分别为V19和V19'。另一方面， 波形2001和2002在过渡状态中的斜度相等，且其稳定状态中的最大幅度值 也相等。
如上所述，根据码列表调整且根据码列表控制形成间歇倍频器103的一 部分的FET的偏压值，以使得可以在低功耗下实现这样的调制器，其使用不
在稳定状态中具有恒定或大致恒定的幅度值、并具有高通断比的短脉冲信号。 在图21中，可以向信号电平控制电路1501和偏压值控制电路1701中提供从 一个码串检测电路1502输出的信号。
此处，码串检测电路检测码串"11"的后码"1",并控制输入信号电平 和偏压值，可以釆用这样的方法当码串为"01"时检测码"1";控制输入 信号电平和偏压值；以及调整码串"11"的后码'T，中输出信号的过渡状态 中的斜度、以及峰值。这样，输出信号的过渡状态中的斜度可被统一为陡峭， 而输出信号的峰值可被统一为高电平，并可提高通信质量。
已如图3描述了间歇倍频器103的电路结构，但是如果采用图6到图8 中所示的任何结构，也可以提供相似的优点。在图6中，像图3中那样将偏 压值控制为Vds，在图7和图8中，要控制的偏压值为Vgs。
尽管控制信号已被描述为RZ码，但使用NRZ码也会出现相似的问题， 码串"1101"的第二码"1"的输出幅度和码串"1101"的第三码"1"的输 出幅度在过渡状态中斜度不同，但是，通过第四实施例中所描述的方法可解 决该问题。
(第五实施例)
图26是示出本发明第五实施例中的短脉冲生成电路的结构的框图。该短 脉冲生成电路与上面描述的第一实施例中的短脉冲生成电路的区别在于，提 供了匹配电路3402和3403来替代匹配电路302和303，以及所提供的替代
29控制信号生成电路102的控制信号生成电路3401具有两个输出端，且从一个 输出端输出的控制信号被输入到匹配电路3402。
由控制信号间歇地控制匹配电路3402的阻抗，因而，甚至可以采用小幅 度的控制信号实现高通断比。
图27为图26中控制信号波形的时序图。每个竖轴指示电压，而每个横 轴指示时间。将参考图26和图27讨论间歇倍频器103的一个示例。
尽管间歇倍频器的倍数为n(n:正整数)，在下面的描述中，假设输出 信号的期望频率为f0，振荡器的输出信号的频率为f0/2，以及像第一实施例 那样，间歇倍频器为倍加器电路。
如同图3中的控制信号202,控制信号3501控制间歇倍频器103的间歇 操作。假设控制信号3501的脉冲宽度等于控制信号202的脉冲宽度，以及控 制信号3501的幅度等于或小于控制信号202的幅度。上面已描述间歇倍频器 103的操作，且因此将不再讨论。
向匹配电路3402输入控制信号3502。尽管控制信号3502的脉冲宽度可 以宽于控制信号3501的脉冲宽度，但是期望控制信号3502的脉冲宽度应当 等于控制信号3501的脉冲宽度。匹配电路3402具有可变阻抗部分，其阻抗 可由控制信号控制，例如，其可被实现为可变电抗器(varactor)等等。在， 控制信号3502为0 V,并以低压电平控制匹配电路3402的可变阻抗部分。由 经设计的频率来确定控制信号3502的低电压电平；如果频率是从^b皮频带到 毫米波，则控制信号3502的低电压电平是从-200 mV到-2 V。使用可变电抗 器等来控制阻抗的方法为公知技术，且因此将不再讨论。
在匹配电路3402根据控制信号3502而操作的时间中包含间歇倍频器103 根据控制信号3501而才乘作的时间的时刻，向匹配电if各3402输入控制信号 3502,因而，在关断周期中可以控制匹配电路。此时，被控制以4吏得在关断 周期中进一步远离匹配状态(远离Smith图的中心)，因而削弱输入到有源元 件301的栅极端的连续信号的关断周期中的信号电平，且当实现高通断比时， 也可以减小控制信号3501的幅度。因此，可以减小用于生成控制信号的基带 电路的功耗。
如上所述，也利用使用控制信号的间歇倍频器103的间歇才喿作来控制匹 配电路的阻抗，以使得可以通过小幅度的控制信号来实现高通断比。
在上面给出的描述中，匹配电路3402根据控制信号3502的低压信号操作，但是，可以在控制信号生成电路3401和端3405之间插入反相电路，以 便根据输入到匹配电路3402的控制信号的高压信号来控制匹配电路3402。 此时，低压电平的电压值为OV。
尽管已经描述了在输入侧控制匹配电路3402的方法，但也可以控制在输 出侧的匹配电路3403。
尽管已经描述在输入侧控制匹配电路3402的方法，但可以一起控制输入 侧的匹配电3各3402和输出侧的匹配电^各3403 。
在上面给出的描述中， 一个控制信号生成电路3401输出控制信号3501 和3502，但是，可以独立地从两个或更多控制信号生成电路中输出这些控制 信号。
在上面给出的描述中，振荡器101的振荡频率为输出信号的频率的一半， 而间歇倍频器103为倍加器电路；然而，振荡器101的振荡频率可为输出信 号频率的1/n,且该间歇倍频器103可以为n倍电路，其中n为正整数。
在上面给出的描述中，控制信号波形为脉冲，但不限于脉冲，也可以是 正弦波、余弦波、或者其相关联的波形。
在上面给出的描述中，假设输出信号为如具有脉冲宽度为几百皮秒到纳 秒的非常短的信号的短脉冲，但是本发明也可以相似方式应用于具有脉冲宽 度为微秒到毫秒的长信号。
在上面给出的描述中，采用FET作为有源元件，但是其可以是晶体管。 在这种情况中，栅极对应于基极，漏极对应于集电极，且源极对应于发射极。
当参考附图已经描述本发明的实施例时，具体实施例被限定为该实施例， 且也包含不脱离本发明的要旨的设计变化等等。
当参考附图已经描述本发明的实施例时，本发明也可以以相似方式实施 为半导体集成电路和系统。
当已经参考具体实施例详细地描述本发明时，本领域技术人员在不脱离 本发明的精神和范围的情况下，显然可以对本发明所作的各种各样的修改和 改变。
本申请是基于在2006年6月28日提交的日本专利申请 (No.2006-178026 )，以及在2006年12月20日提交的日本专利申请 (No.2006-343269 )，它们的内容在此全文引用。工业实用性
本发明的脉沖生成电路通过根据控制信号的电压值控制间歇倍频器的操作点，而间歇地控制转换增益，如果在后级中提供滤波器，则可以抑制伪成分，以及可以在较低功耗下提供具有高通断比的短脉冲信号，并且可以在高速无线通信中被用作脉冲生成电路、调制器等等。
权利要求
1. 一种脉冲生成电路，用于基于从振荡器输出的第一连续信号而生成脉冲信号，该脉冲生成电路包括控制信号生成电路，用于输出第一控制信号，该第一控制信号在时间轴上包含导通周期、以及电压值与该导通周期不同的关断周期；以及间歇倍频器，用于对应于来自该控制信号生成电路的第一控制信号的导通周期，输出对来自振荡器的第一连续信号进行倍增所产生的第一倍增信号，其中，在该间歇倍频器中，第一控制信号的导通周期中的转换增益高于关断周期中的转换增益。
2. 如权利要求1所述的脉冲生成电路，其中，所述间歇倍频器具有 有源元件；连接到该有源元件的一个控制端的控制信号输入端，向该控制信 号输入端输入第一控制信号；以及在控制信号输入端和有源元件的控制端之 间提供的第一滤波器，并且，其中，从控制信号输入端测定的第一滤波器的阻抗的截止频率等于第一 控制信号的导通周期的持续时间的倒数或更大。
3. 如权利要求2所述的脉冲生成电路，其中，从控制信号生成电路输 出的第一控制信号的幅度大于在第一控制信号的关断周期中、在有源元件的 控制端测定的连续信号的幅度。
4. 如权利要求2所述的脉冲生成电路，包括用于放大第一控制信号的 放大器，其被布置在控制信号输入端和有源元件的控制端之间，其中，在第一控制信号的关断周期中，向有源元件输入具有比第一连续 信号更大的幅度的第一控制信号。
5. 如权利要求1或2所述的脉冲生成电路，还包括第二滤波器，用于 允许间歇倍频器的输出信号的频带成分从其通过，并抑制任何其它频带成分 的信号功率电平。
6. —种脉冲生成电路，用于基于从差分振荡器输出的第二和第三连续 信号而生成脉冲信号，该脉冲生成电路包括控制信号生成电路，用于输出第一控制信号，该第一控制信号在时间轴 上包含导通周期、以及电压值与该导通周期不同的关断周期；差分间歇倍频器，用于在接收到笫一控制信号、以及第二和第三连续信 号的输入时，对应于第一控制信号的导通周期，分别输出通过对第二和第三连续信号进行倍增而产生的第二和第三倍增信号；以及波形合成电路，用于合成第二和第三倍增信号，其中，在差分间歇倍频器中，第一控制信号的导通周期中的转换增益高 于关断周期中的转换增益。
7. 如权利要求6所述的脉冲生成电路，其中，所述差分间歇倍频器包括第一间歇倍频器，用于基于第一控制信号，从第二连续信号生成第二倍 增信号；以及第二间歇倍频器，用于基于第一控制信号，从第三连续信号生成第三倍 增信号。
8. 如权利要求6或7所述的脉冲生成电路，还包括移相器，用于执行 从间歇倍频器提供的第二和第三倍增信号中的至少一个的移相，并向波形合 成电路提供移相后的信号。
9. 如权利要求1至5中任何一个所述的脉冲生成电路，其中，控制信 号生成电路还输出在时间轴上包含导通周期、以及电压值与导通周期不同的 关断周期的第二控制信号，其中，振荡器输出具有基于第二控制信号而间歇地改变的信号功率电平 的第一连续信号，并且，其中，该第一连续信号在第二控制信号的导通周期中的信号电平高于关 断周期中的信号电平，并且，第二控制信号的导通周期包含第一控制信号的 导通周期。
10. 如权利要求2所述的脉冲生成电路，其中，间歇倍频器包括在振荡 器和有源元件之间提供的匹配电路，其中，所述控制信号生成电路还输出在时间轴上包含导通周期、以及电 压值与导通周期不同的关断周期的第三控制信号，并且，其中， 一旦接收到第三控制信号的输入，该匹配电^各便对应于第三控制 信号的关断周期而控制阻抗。
11. 一种调制器，包含权利要求1至10中的任意一个所定义的脉沖生 成电路，其中，控制信号生成电路包括数据信号生成电路，用于输出数据信号；以及调制电路，用于生成对应于该数据信号的调制信号，其中，该调制器输出在时间轴上包含导通周期和关断周期的调制信号。
12. 如权利要求11所述的调制器，包括码串检测电路，用于检测从数据信号生成电路提供的数据信号的码串， 并输出对应于预定码串的码信号；以及信号电平控制电路，用于响应于码信号而调整从振荡器提供的连续信号 的幅度值，并向间歇倍频器提供其幅度值已经被调整的连续信号。
13. 如权利要求12所述的调制器，其中，所述间歇倍频器是通过偏压 值来控制与输入连续信号相关的转换增益的有源电路，其中，该调制器还包括偏压值控制电路，用于响应于从码串检测电路输 出的码信号，控制包含在该有源电路中的有源元件的偏压值。
全文摘要
本发明的目的在于提供脉冲生成电路和用于在小电路规模中实现高通断比，且具有较低功耗的调制器。根据本发明的短脉冲生成电路包括振荡器101、控制信号生成电路102、间歇倍频器103、滤波器104和输出端105。振荡器101和间歇倍频器103是实现为有源元件的有源电路。从振荡器101输出连续信号，并被输入到间歇倍频器103，以及根据从控制信号生成电路102输出的控制信号间歇地操作所述间歇倍频器103，因而生成短脉冲信号，且通过滤波器去除伪成分。
文档编号H03C7/02GK101479930SQ20078002444
公开日2009年7月8日 申请日期2007年6月20日 优先权日2006年6月28日
发明者小林茂, 松尾道明, 藤田卓 申请人:松下电器产业株式会社