专利名称：计算回馈位移缓存器装置叠代状态的方法及装置的制作方法
技术领域：
本发明涉及一种用于自一给定之包括n位的初始状态决定位移缓存器之一包括n位并叠代N次之最终状态的方法与装置。本发明亦涉及一位移了N位之虚拟噪声序列之产生，特别是用于以CDMA为基础之移动无线系统中，作为扩展序列之用(CDMA码分多址)。
背景技术：
在一CDMA移动无线系统中，扩展序列系用以在移动无线网络中区分不同的胞元与用户(subscribers)，因而各使用者与各个局部频道系被指定具有-1值与1值之不同序列，因此指定至该各别使用者之信号能够与其它信号分开来被接收与重组，此即与CDMA码分多任务多重存取有关。重要的CDMA传输系统为在美国所使用之IS-95系统与UMTS系统，特别是第三代伙伴关系计划(3GPP)；关于UMTS所使用编码的详细叙述可见于文献“3GPPSpreading and modulation(FDD)，3rdGeneration Partner Project TS 25.213 V4.2.0(2001-12)”中。
所使用的所有扩展码均能够被回溯到二进制值“0”与“1”的序列，举例而言，这些序列可能为“虚拟噪声序列”，其通过自动关联与交叉关联特性而加以识别，当一虚拟噪声序列以一理论表示方式表示为二进制值“0”与“1”之序列时，实际使用的扩展序列为值“+1”与“-1”之序列；通常在实际序列中，二进制值“0”成为值“+1”。
虚拟噪声序列系由一叠代规则加以定义，该叠代系于GF(2)场中发生，亦即具有两元素0与1之数字场。虚拟噪声序列与叠代规则定义的理论基础为在GF(2)场上之一既约原始多项式(irreducibleprimitive polynomials)，该基础的描述与应用能够于移动无线场中被发现，举例而言，参见“CDMA System Engineering Handbook”by J.S.Lee，L.E.Miller，Artech House，Boston/London，1998，特别是在其第六章中。
每一各别之虚拟噪声序列系由编码产生器之初始化状态所唯一定义，亦即通过该序列的第一值与叠代所使用之多项式所定义；在这样的情形中，移动无线应用中的该多项式及其叠代规则不是定义于整体网络，就是在相异的多项式中仅有一小部分被整体使用。举例而言，就如同是在UMTS系统中扰码(scrambling code)定义的情形一样；另一方面，对于各别之虚拟噪声序列而言，该初始化状态(即位移缓存器的内容，其于编码开始产生时作为编码产生器之用)亦不相同。
该序列之该等第一值以及编码产生器中缓存器的初始化状态可能基于各种理由而无法得知；一个未知的初始化状态是在该编码尝试于一个与其本身之信号传输不同时间开始时产生的；这样的情形系发生于UTMS的压缩模式(compressed mode)中，与此一模式有关的其它信息可于文献“3GPPPhysical Channels and Mapping of TransportChannels onto Physical Channels(FDD)，3rdGeneration PartnerProject TS 25.211，Release 1999”中得知。
当编码数字于初始化状态中不直接定义缓存器内容、而是定义了在虚拟噪声序列中使用之特定数量位的位移时，该序列的开始以及缓存器的初始化状态也同样是未知的；举例而言，在UMTS中，数字N的编码符合3GPP标准而定义为一坚决规定的虚拟噪声序列之一N位位移。编码数字与其相关的虚拟噪声序列间关系的进一步信息可见于文献“3GPPSpreading and modulation(FDD)，3rdGeneration PartnerProject TS 25.213 V4.2.0(2001-12)”中，特别是在5.2节中。
为了能够起始该编码产生器，首先必须要计算位移缓存器的初始化状态，当该编码产生器的位移缓存器已经以被搜寻序列之初始值初始化，其它序列值能够在序列正常模式下通过简单的缓存器运算，而没有困难地产生。
计算位移缓存器初始化状态的第一步骤为在原始初始时间起始该序列，然后对其叠代N次。在这样的情形下，能够得到位移N位所需要的序列，然后仅有该位移缓存器之输出被使用为编码。
此一解决方式系于现有技术的各种先前系统中而被实行，亦即在输出虚拟噪声序列之前，该位移缓存器结构的缓存器内容系被叠代N次，且输出位移了N位的实际虚拟噪声序列之过程亦没有被起始，直到用以设定初始化状态之先前叠代发生之后。该程序的缺点之一在于所需要的运算数目系正比于所需要位移N的大小，这个变量使整体时间序列更加难以控制；更进一步的缺点在于，当需要的位移N值较大时，计算上的复杂性与需要的时间量将变的非常大。在UMTS系统移动站的接收模式中，在N＝0与N＝262 142间的补偿提升了；由于所欲虚拟噪声序列的产生必须等到达到了所欲补偿，这表示在传输与接收中的一个无法接受的延迟。
一种替代选择则是针对各所欲位移N而储存在初始化状态的位移缓存器之相关内容于一表中(ROM只读存储器)，这将位移缓存器的前导时间(lead time)实际设置为零，其缺点是需要使用一大记忆区域。
发明内容
因此，本发明的目的之一在于尽可能以最小复杂度来计算一给定初始状态之位移缓存器装置的最终状态、叠代N次数、或是虚拟噪声序列、位移N位。特别是，在存储器需求与计算时间之间能够达成一适当妥协之目标。
本发明之目的通过一根据权利要求1之计算最终状态的方法而达成，该最终状态包含了n位与叠代N次；通过一根据权利要求14之用以计算最终状态之装置而达成，该最终状态系包含n位与叠代N次；以及通过一装置使用以产生一与权利要求第21项一致之扩展序列而达成。
在本发明之用以自一给定的初始状态而决定位移缓存器之一包含有n位与叠代N次之最终状态的方法中，其叠代规则可通过下列特征多项式所给定f(x)＝1+c1·x+c2·x2+.....+cn-1·xn-1+xn其c1，c2，...cn-1∈{0；1}。与本发明一致之一位移缓存器状态的变化系对应于位移缓存器运算的一数目N’，其中0＜N’N，是通过下列步骤而计算决定一切换屏蔽，其特征为具有N’位移缓存器运算；以及执行n位移缓存器运算，而该切换屏蔽系被用以获得该位移缓存器装置的一N’阶叠代状态之n位。
本发明因此着眼于，一位移缓存器装置中由N’叠代所发展之状态能够通过决定一位移缓存器装置中合适之切换屏蔽、以及依序执行n位移缓存器运算而计算或产生；特别是若N＝N’时，几乎完全(与剩余的n位移缓存器运算分开)经由该切换屏蔽N值的明确计算，便能够自初始状态获得最终状态之搜寻。与现有技术比较，其最终状态系经由位移缓存器装置之N阶叠代而获得；本发明之优势在于其决定切换屏蔽的时间较产生已知N叠代的时间短了许多(其指出在许多应用领域中N值是非常大的)。
当N＜N’时，能够根本上地保持这样的优势，亦即在所需N叠代中仅一共享N’之位移缓存器装置中的一状态之改变系通过计算相关的切换屏蔽与依序产生n位移缓存器运算而计算；位移缓存器装置的剩余N-N’叠代，能够接着在本发明之一N’阶叠代位移缓存器状态以直接位移缓存器运算之形式或以其它方式来计算之前、或之后、或部分之前与部分之后而发生。
一个更进一步的优势是，该切换屏蔽能够由一处理器而决定，反之，现有技术中的N先前叠代则基于时间之故，必须在一硬件中产生，亦即在一真正的位移缓存器中。与前述选择性的实施比较，其涉及了在一表中储存位移缓存器装置的所有最终状态；本发明明显节省了存储器空间。
必须指出的是，在本文件中所提及的行话“位移缓存器装置”仅仅表示一反馈位移缓存器的功能，而不是表示真的有一个真正的位移缓存器存在。举例而言，一位移缓存器可能因此而以处理器的形式而实施，其执行了一软件中合适的区段。在本文件中，一真正的(硬件)位移缓存器则以“位移缓存器”表示，其与一般行话一致。
切换屏蔽系较佳地以多项式定义m(x)＝[xN′]mod f其形式为m(x)＝m0+m1·x+m2·x2+.....+mn-1·xn-1+xn其具有系数集合为m1，m2，...mn-1∈{0；1}，而其计算规则为位移缓存器装置的第i个胞元在时刻mi＝1时被切换为关，以及对各位移缓存器运算而言，一模数2之加法系为了被切换为关的位而被执行；在这样的情形中，一较佳的变化方法之特征在于决定切换屏蔽的步骤包含下列步骤将N分割成一包含k且总数Ni与N=Σi=1kNi]]>一致之总和，其中k＞1；以及若N’＝N，具有N位移缓存器运算之该切换屏蔽系由具有Ni位移缓存器运算之切换屏蔽所决定，其中i＝1，..，k，以下式为基础m(x)=Πi=1kmi(x)modf]]>其中， 若N’＜N，则N′=Σj=1k′N(i)j]]>之该等被加数Ni(j)需要自所有被加数Ni中选择出来，其中k’＜k，该N’位移缓存器运算切换屏蔽系自具有Ni位移缓存器运算之切换屏蔽所决定，其中j＝1，..，k’，以下式为基础m(x)=Πj=1k′mi(j)(x)modf,]]>其中， 因此该分割使得切换屏蔽m(x)搜寻能够通过使用一简单的计算(多项式乘法)而自先前计算的切换屏蔽mi(x)中一限定的数量计算出来，这样的量测使其得以使用分割基础的选择来定义在存储器空间需求(用以储存先前所计算的切换屏蔽mi(x))与计算复杂度(用以基于使用多项式乘法之切换屏蔽mi(x)为基础而确认m(x))之间所需要的一个妥协空间。这样的自由度系用以选择一合适的分割基础，使得本发明之方法能够与事先需要的各种硬件/软件密切合作搭配使用。
分割基础之多项式mi(x)的该等系数集合系选择性的储存于一存储器内；在这样的情形中，该方法最好是包含有自该存储器中读出该分割N′=Σj=1k′N(i)j]]>用于N’＝N对应至分割N=Σi=1kNi]]>多项式mi(x)之系数集合之多项式mi(j)(x)的系数集合的步骤。
较佳地，该包含了n位与叠代N次之最终状态系使用为用以产生一位移了N位之虚拟噪声序列的初始化状态。虚拟噪声序列是表示一具有二进制值的序列，其系通过一由一既约多项式所描述之反馈位移缓存器装置而产生；如已经解释过的，一虚拟噪声序列首先通过位移缓存器装置的初始化状态而定义，其次通过该位移缓存器装置的特征多项式而定义；若使用本发明方法所计算之该N阶叠代之最终状态系用以作为产生虚拟噪声序列之初始化状态，则这表示虚拟噪声序列能够在位移了N位的所欲位置上立即起始，自该初始化状态起始后，更进一步之序列值系接着通过位移缓存器运算而传送。
在这一方面，本发明发法之一个具有优势的量测之特征为，在计算该叠代之最终状态的步骤之后，最终状态系被写入一(真正的)位移缓存器中作为初始化状态，该位移缓存器包含有n个位移缓存器胞元，其具有一以特征多项式f(x)所定义之外部函数电路；这样的位移缓存器接着形成一编码产生器或是其组件。
为了这个目的，用于计算叠代的最终状态(步骤b)之n位移缓存器运算能够由一处理器产生，或是可能使用一位移缓存器，特别是在编码产生器中的位移缓存器。在后者的情形中，位移缓存器与切换电路同样被提供，该切换电路系由切换屏蔽所控制，用以获得N’阶叠代之n位，其接着(或许是在剩余的N-N’叠代发生之后)形成编码产生器的初始化状态；在这样的例子中，编码产生器内的位移缓存器系使用切换屏蔽来产生其本身的初始化状态。
本发明之用以自一给定的含有n位之初始状态来决定位移缓存器装置之一含有n位与叠代N次的最终状态之装置，包含有一用以决定切换屏蔽的装置与一执行n位移缓存器运算之装置；该切换屏蔽之特征在于此一位移缓存器装置中的N’位移缓存器运算，其中N’系一整数且0＜N’N；而该切换屏蔽系用以获得位移缓存器装置之N’阶叠代状态的n位。若N’＝N，那么如同前面所叙述的，位移缓存器装置的最终状态由初始状态直接产生，不需执行任何其它的叠代，其为一大优势。
当该装置包含有一用以储存复数切换屏蔽的系数集合之存储器时，同样具有特别之优势，该等切换屏蔽之特征为特征多项式mi(x)之Ni位移缓存器运算，其中 在这个情形中，得以再考虑存储器尺寸与计算复杂度之限制时，通过结合存储器存取运算与最佳的计算步骤而获得搜寻切换屏蔽m(x)。
本发明之一较佳的具体配置的特征是，用以在位移缓存器装置中决定N’位移缓存器运算的一切换屏蔽之装置以及使用该切换屏蔽来执行n位缓存器运算之装置系产生于一处理器之形式中；在这样的情形中，本发明方法的所有计算步骤(亦即计算位移缓存器装置的最终状态之所有步骤)由该处理器执行。仅在打算将所计算之最终状态使用作为用以产生虚拟噪声序列之初始化状态时，亦即当使用一执行于硬件中之编码产生器时，才需要一反馈位移缓存器。
更进一步的一较佳实施例为，，用以在位移缓存器装置中决定N’位移缓存器运算的一切换屏蔽之装置系以处理器形式产生，而使用该切换屏蔽来执行n位缓存器运算之装置系以位移缓存器的形式产生，其包含了n位移缓存器胞元，并具有一以特征多项式f(x)所定义之外部函数电路以及由所计算之切换屏蔽所控制之切换电路。在这样的情形中，该n位移缓存器运算系由一执行于硬件之真正的位移缓存器所提供，当一虚拟噪声序列产生时，具有功能性电路之这样的位移缓存器已经存在(作为一编码产生器)，其表示执行切换屏蔽之切换电路的加入使得编码产生器中的位移缓存器能够同时被使用，而产生该n位移缓存器运算，以决定最终状态(其系接着被使用为编码产生之初始状态)。
本发明配合下列图式与较佳实施例之说明而更详细加以叙述，其中图1，表示具有切换电路之反馈位移缓存器之电路图；图2，表示一编码产生器之电路图，其系使用于UMTS中以于下传时产生扰码；以及图3，系将本发明两较佳实施例在同一图式中描述。
图1描述了具有两段外部电路功能性电路F与切换电路A之位移缓存器之结构，该位移缓存器包含了n缓存器胞元R0，R1，...，Rn -2，Rn-1，胞元所具有的缓存器内容分别可以假设为值0与1，该共同之时序线1用以供应时序脉冲clk至该等缓存器胞元；对各时序脉冲而言，具有参数I(i＝1，2，...，n-1)之缓存器胞元的内容系传送至具有参数i-1之缓存器胞元；因此，缓存器胞元之输出系分别连接至具有较小参数的下一个缓存器胞元之输入。举例而言，缓存器胞元Rn-1之输出经由信号线2而连接至缓存器胞元Rn-2之输入，这使得存在于起始端之位序列得以位移一缓存器胞元或对各时序脉冲clk而言得以位移一个位位置。
首先将解释该功能性电路F；能够在缓存器胞元R0切换为关之信号3系由许多XOR门4、5、6所修饰，以获得用于第一缓存器胞元Rn-1输入之信号7，因此能够在缓存器胞元R0切换为关之信号3系被修饰以获得反馈信号7，并由系数c1，...，cn-2，cn-1所定义，该等系数可分别假设为值0或1。当ci具有值为0时，表示能够在缓存器胞元Ri切换为关之信号对反馈信号7不具任何形式之影响；例如当c1为0时，该信号3并未被能够在缓存器胞元R1切换为关之信号8所修饰，该信号3系被使用于该XOR门6之第一输入，其系未做任何变化而路由(routed)至该XOR门6之输出，这表示信号9是对应于该信号3的；当系数c1为0时，该XOR门6可同样因此而被省略，并可被该信号3与该信号9之间的一直接连接取代。
另一方面，当系数ci等于1时(其中i＝1，2，...，n-1)，能够在缓存器胞元Ri切换为关之信号则对反馈信号7有所贡献；例如当c1为1时，信号8系以在该XOR门6中能够于缓存器胞元R0切换为关之信号3而被XOR计算(XORed)，因此而获得所修饰之信号9。由于一XOR功能能够通过模数2加法加以描述，因而该等XOR门4、5、6于图1中系由模数2加法器表示。
具有如图1所示之功能性电路类型的位移缓存器的递归规则系可通过下列之特征多项式而描述f(x)＝1+c1·x+c2·x2+.....+cn-1·xn-1+xn其中系数c1，...，cn-2，cn-1系对应至图1所表示之系数，以及，就这一方面而言，可假设该等系数为值0或1；在编码或译码信号的区域中，所使用之多项式f(x)系为一既约多项式。既约多项式之特征在于其无法以两个以上的因子乘积加以表示，且同样该等多项式于场GF(2)中具有一大于0的次数；因此既约多项式无法被降阶为一较低次数的多项式。
在时刻0时，该等位移缓存器胞元R0，R1，...，Rn-2，Rn-1的初始值应为x0(0)，x1(0)，...，xn-1(0)；在时刻t+1时，该等缓存器之值x0(t+1)，x1(t+1)，...，xn-1(t+1)能够通过下列之递归规则而自时刻t之缓存器值x0(t)，x1(t)，...，xn-1(t)而分别获得x0(t+1)＝x1(t)x1(t+1)＝x2(t)xn-2(t+1)＝xn-1(t)xn-1(t+1)＝x0(t)+c1x1(t)+c2x2(t)+...+cn-1xn-1(t)在这个例子中所使用的加法为一如前所述之模数2加法，亦即一XOR运算；若f(x)是一个既约多项式，那么能够在位移缓存器输出10切换为关之信号即为一“虚拟噪声序列”x0(0)，x0(1)，x0(2)，x0(3)，...
(其对应至信号3)；对时序线1上的每一个时序脉冲而言，一个新的序列值将在位移缓存器之输出10出现。
能够使用如图1所示之硬件而产生之该等虚拟噪声序列具有合适的信号编码关连特性；在如UMTS或是IS-95等CDMA方法中，这样的虚拟噪声序列因而能够用于在传送者端与接收者端处产生扩展序列(将于图2中使用一个特定例子加以详细解释)。如图1所示之位移缓存器结构因此表示了一用于在移动站与基地站中产生扩展序列之合适的硬件区段，其中该移动站与基地站使用一CDMA方法为其传输标准。
缓存器向量x0(t)x1(t)····xn-2(t)xn-1(t)]]>表示缓存器胞元R0，R1，...，Rn-2，Rn-1在时刻t之内容；若定义一n*n矩阵T为T=010···000010.········100011c1c2···cn-2cn-1]]>那么，其递归规则便可以下式表示x0(t+1)x1(t+1)····xn-2(t+1)xn-1(t+1)=Tx0(t)x1(t)····xn-2(t)xn-1(t)]]>
该n*n矩阵T亦可表示为该递归之特征矩阵，用以产生扩展序列之编码序列单一叠代便因此能够表示为矩阵T与缓存器向量的乘积；因此，在编码序列中的N偏移之位移便能够以缓存器向量与矩阵TN的乘积表示x0(t+N)x1(t+N)····xn-2(t+N)xn-1(t+N)=TNx0(t)x1(t)····xn-2(t)xn-1(t).]]>然而，矩阵T的第N次幂之直接计算则较现有技术中位移缓存器的N先前叠代之已知执行复杂许多。
图1描述了本发明用以计算位移缓存器在N先前叠代之后的状态；为了描述切换屏蔽所提供之演算方法，该计算系以位移缓存器之切换屏蔽为基础而执行，这样的情形系以位于位移缓存器中的外部切换电路A之形式加以表示(或是适当的话，亦可以位移缓存器之形式加以表示)。
切换电路A包含了n个开关S0，S1，...，Sn-2，Sn-1，其系分别对应相同的参数而连接至存储器胞元R0，R1，...，Rn-2，Rn-1上之切换，该等开关S0，S1，...，Sn-2，Sn-1分别通过切换或控制信号m0，m1，...，mn-2，mn-1而特定地切换，使得该开关Si在mi＝1时是关闭的，而在mi＝0时是开启的，其中i＝0，1，...，n-1。
该等开关S0，S1，...，Sn-2，Sn-1之输出11、12、13与14系供应至—模数2加法器15，该模数2加法器15之输出系标示为组件符号16。
位移缓存器应该处于一初始状态而意图计算在N位移缓存器运算后的状态；该切换屏蔽，亦即该等开关S0，S1，...，Sn-2，Sn-1的位置系由多项式除法m(x)＝xN/f(x)mod f所定义。换句话说，m(x)＝[xN]mod f系于GF(2)多项式环中执行除法；在这样的例子中，多项式m(x)具有不大于n-1之次幂，其系数m0，m1，...，mn-1mn-1则规定了切换屏蔽之控制信号。
若N切换屏蔽为已知，便仅有n位移缓存器作需要被执行，以于该位移缓存器在输出16处执行了N位移缓存器运算之后，获得其搜寻最终状态之n值。
该等系数m0，m1，...，mn-2，mn-1系使用一处理器而正常计算；由于在系数m0，m1，...，mn-2，mn-1已经决定了之后，仅有n位移缓存器需要被执行，该切换电路A所执行之计算运算亦同样能够由该处理器执行。在这样的例子中，图1所表示之整体“位移缓存器装置”系可通过一程序方式而执行，其使该处理器得以执行适当的计算步骤首先计算该等系数m0，m1，...，mn-2，mn-1，其次执行该n位移缓存器运算。
本发明最重要的应用之一是在CDMA传输系统中扩展序列之产生，在此利用一个例子说明如下基本上在UMTS中具有三种不同类型的扰码，其各包含了一复数序列；其中“长码(long codes)”包含了38,400个数字且在10ms之时框中无叠代，而“短码(short codes)”则每隔256字符便重复，“序码(preamble codes)”则是包含4096字符；长扰码系具有最高的复杂度，并定义于使用虚拟噪声序列的UMTS标准中。图2表示了一UMTS所使用之扩展编码产生器，其系用以在下传时产生长扰码之用；这样的扩展编码产生器系描述于文献“3GPPSpreading andmodulation(FDD)，3rdGeneration Partner Project TS 25.213 V4.2.0(2001-12)”第5.2.2节之中。
该编码产生器包含了两个位移缓存器SR1与SR2；该位移缓存器SR1具有永久之功能性电路F1，其系通过多项式f1(x)＝1+x7+x18而定义；而在位移缓存器SR2中之永久功能性电路F2系通过多项式f2(x)＝1+x5+x7x10+x18而决定。两多项式皆为既约多项式并具有之次数为18。
在第一位移缓存器SR1中之功能性电路F1由胞元0与7(该等位移缓存器胞元在此仅以其参数表示)之切换而产生，而一XOR门50系基于一模数2基础而将两切换相加。同样地，在第二位移缓存器SR2中之功能性电路F2由一XOR门51所产生，其接收胞元0、5、7与10之切换而基于一模数2基础而将该等切换相加。
一更进一步的模数2加法器52将该两个位移缓存器胞元之胞元内容加至其各别参数0，该模数2加法器52只输出输出了扰码的实数部份(I)。
为了计算复数扰码之虚数部分(Q)，则产生一个永久的屏蔽切换。关于该第一位移缓存器SR1，该屏蔽切换的产生系来自于使用模式2加法器53对位移缓存器胞元4、6与15之内容进行模数2加法；在该第二位移缓存器SR2上，位移缓存器胞元5、6、8、9、10、11、12、13、14与15系被切换，且其胞元内容同样以一模数2基础而相加，其系由模数2加法器54所执行。两个模数2加法器53、54的输出系通过另一模数2加法器55而被相加，而该模数2加法器55之输出形成了所搜寻之具有复数值之扰码的虚数部分(Q)。
在这个例子中，编码产生系以下述方法而发生具有数量N之扰码的编码序列系以zN代表，x与y则代表以第一位移缓存器SR1与第二位移缓存器SR2输出之序列；zN(i)代表在序列zN中的第i个符号，x(i)与y(i)则代表序列x与序列y中的第i个符号。
该序列x系利用下列之初始值而形成x(0)＝1；x(1)＝x(2)＝...＝x(17)＝0该序列y系利用下列之初始值而形成y(0)＝y(1)＝y(2)＝...＝y(17)＝1具有数量N之黄金码gold code序列zN(i)，其中i＝0，...，218-2，系定义为zN(i)＝x((i+N)mod(218-1))+y(i)mod 2此二进制序列系可转化为一双序列zNzN(i)=+1whenzN(i)=0-1whenzN(i)=1]]>
基于这样的基础，即形成了具有编码数目N之复数扰码SCNSCN(i)＝zN(i)+j·zN((i+131072)mod(s18-1))其中，i＝0，1，...，38399，而j代表虚数单位。
必须说明的是，序列zN(i)的定义需要自位移缓存器SR1起始之一位移N位，该位移缓存器SR1之初始状态系以初始值定义。本发明使其得以使用计算机来决定位移缓存器SR1的内容，其可在执行了N叠代之后而获得。此一位移了N位之初始化状态能够被接着写入位移缓存器SR1之缓存器胞元内。自初始化状态起始后，该位移缓存器SR1接着产生了位移了N位之虚拟噪声序列，其接着将产生与该虚拟噪声序列相关连之扩展序列SCN，该虚拟噪声序列系由位移缓存器SR2所产生。
另一个应用的例子是关于两个位移缓存器SR1与SR2之初始化状态的计算，与各别之初始状态相比较，该初始化状态系各自位移了N位；在这样的例子中，N系为编码产生器以及传输或接收活动的时机之间，所需要的一个时间偏移量。
图3表示一根据本发明装置的两个实施例(结合一起说明)的图标说明，该装置可以用来根据一初始状态计算经过N位位移运算重复叠代的位移缓存器状态或位移缓存器运算。该两个实施例的具体特征在于各该装置分别包含一处理器100与存储器110，最好是一ROM储存。在图标的右边、虚线以上部分的第一个实施例中，附加地包含一反馈位移缓存器SR，而在图标虚线底下部分的第二个实施例中，并没有存在任何位移缓存器。
在两个具体实施例中，该制造所要求的位移缓存器排列N阶叠代的切换屏蔽以特有的多项式f(x)利用处理器100来进行与存储器110的叠代计算。为了这个目标，数字N输入处理器100。该处理器也能辨别多项式f(x)的特点。
现今的处理器100切割数字N为一加法N＝N1+N2+.......Nk。装置101所指示的切割是基于一规定的切割基础，其包含可能值Ni，i＝1，2，...。
数字N之N1，....，到Nk的切割系传递到一地址产生器102。该地址产生器102同样正常地通过利用处理器100的程序执行来制造。该地址产生器102为每一个数字N所切割的被加数N1，.......，.Nk产生地址Ad(N1)，.....，Ad(Nk)而且该地址驱动一存储器110之地址译码器111。
对切割基础的所有的数字Ni，该存储器110以相对应的系数集合m0，m1，....，mn-1的形式储存相关的切换屏蔽。切割数字N1，.......，.Nk目前所达到之系数集合经由数据传输线120传递到处理器100。换句话说，该处理器100从存储器110中为该切割数字N1，.......，.Nk读出特定的切换屏蔽。
该切换屏蔽m(x)针对位移N的计算是基于下面的特征多项式分式xM1+M2/f(x)=xM1/f(x)·xM2/f(x)]]>其中M1与M2为任意的整数。该项结果系为一阶次不大于2(n-1)多项式。
因此，所寻找的切换屏蔽之特征多项式m(x)系通过下列下面的关系式来获得m(x)=Πi=1kmi(x)modf]]>其中， 为一的加法因此追踪回到切换屏蔽模数f的乘法计算。底下关于「切换屏蔽的乘法」之文字系指切换屏蔽的特征多项式之乘法。
该多项式乘法系由处理器100来执行。所得到结果系为N阶位移所寻找的系数集合m0，m1，....，mn-1形式之切换屏蔽。
在第一个实施例中，系数集合m0，m1，....，mn-1系被经由一控制连接器140提供到位移缓存器SR。其系被用来驱动与如图1所示之位移缓存器一致之位移缓存器SR，该位移缓存器系与一可控制的切换电路系统A来执行。该位移缓存器SR已经事先指定一初始状态Xanf，例如是为位移缓存器SR1所定义之初始状态值。在n位移缓存器运算后，该切换电路系统A之输出16提供该想要的N阶叠代最终状态值Xf(这些值随后行成位移缓存器SR1之初始化状态，例如在本情形中该位移缓存器SR具有特征多项式f1(x)＝1+x7+x18所决定之功能电路系统)在第二个实施例中，通过第一个实施例之位移缓存器SR中所执行之n位移缓存器运算，位移缓存器之排列的最终状态值Xf之产生系在处理器100中执行。该最终状态值Xf系在处理器100提供一输出130。在这情况下，处理器100需要被告知该位移缓存器排列的初始状态值Xanf。
值得说明的是，该相关于切换屏蔽(系数集合m0，m1，....，mn-1)之位移不需要编造全部的位移N。对所有的位移N，分割成两个或更多个位移元素是可行的，例如，N＝(N-N’)+N’，其中N’为一小于N的整数。
在这情况下，该第一位移元素N-N’可直接执行，例如，在第一个实施例中，通过位移缓存器SR之优点，或是在第二个实施例中通过处理器100由初始状态Xanf开始为了产生由第一位移元素N-N’所定义之中间状态Xinter执行一数字N-N’位移暂存运算。另一个选择系为由N-N’所引起之中间状态Xinter预先储存于一存储器(如存储器110)中而且当需要时可以被随时读出。
所计算的切换屏蔽只需要考虑到余留的N’位移(也就是第二个位移元素)。该公式系为m(x)＝[xN＇]mod f在第二个步骤中，该修正后的切换屏蔽系通过从中间状态Xinter开始执行n位移缓存器运算用来计算位移缓存器排列之N阶叠代最终状态值Xf。
在所描述的系统中一个重要的自由度系为所使用的分割基础之选择。该自由度根据个别的需求容许了一运算复杂性与所需要的存储器空间之间的折衷。分割基础的(储存)切换屏蔽数目越多，通常屏蔽对特定位移N所需要的数字k越小。对一分割基础唯一的条件系为任何想要的位移N可以透过加法合成来达到。
一第一分割基础由，例如值20，21，22，....等所提供，也就是说Ni＝2i-1，其中i＝1，2，....。那些需要经由上述方法相乘之切换屏蔽随后从所想要的位移N之二进制数中获得。在此情况下所需要的mask乘法算式之数字k系以二进制数来表示位移长度。因此，k与N呈现对数相关性。
在N的二进制表示式中一组对一组的字节合容许更进一步的分割基础定义。这些以下面几个例子来说明。
在UMTS中，该位移在考量为一scrambling code产生初始状态上系介于0到65535＝216-1之间。这在方面，每一个位移N可以用一16位数的二位数字来表示N＝b15b14b13...b1b0在此情况下，每一个bi，i＝0，1，....，15，系可能为0或1之值其中之一。
L表示组合成一组之位数。举例说明，L＝4即产生四组如下表1的数字。
表一
因此，在每一群组中，即会有16个不同的数字，也就是说，储存有4×16＝64个切换屏蔽，以通过多项式乘法运算能够针对每一个介于0到65535之间的位移N计算相关的切换屏蔽。最多三个多项式乘法(四个多项式乘法其中三个)需要执行运算。所有位移缓存器运算的数目系在第二步骤中执行n＝18位移缓存器运算。
表二表示一0≤N≤65535之二位表示法之其它种的分组选择。每一种分组选择都定义一种分割基础。前一个例子所述之分割基础系为于下表2中之第一种选择类别。
表2
在表二的第二栏表示任何所执行的直接位移缓存器运算(为了达到中间状态Xinter)，第三栏表示群组长度，第四栏表示位移缓存器之总运算数，第五栏表示屏蔽乘法运算数或多项式乘法数以及第六栏表示储存于存储器110之屏蔽数(由与切换屏蔽相关联的系数集合来表示)。
假如选择的群组长度是L＝2(第二种分割基础)，那么只需要执行一屏蔽乘法算式。不过，对512切换屏蔽的分割基础仍需要有相对较高的存储器空间来储存。
第三个选择基础的例子是以第一种选择基础之群组长度L为目标，但提升了一最大的N-N’值到15，也就是说，在第四个群组的位移(其中的最低位数值)并不包含于切换屏蔽的计算式中，而是以另一种方式来执行，例如以直接位移缓存器运算来执行。这此情况下，与第一个例子相较，有16个屏蔽数不再需要用到，而且由本来的三个转变成只需要有两个执行的屏蔽乘法表达式。在过程中所计算的切换屏蔽m(x)对应一N’的位移，其中0≤N-N’≤15。
在第三个例子中，全部的位移「混合」系通过，如直接位移缓存器运算与都多项式乘法运算所制造。因此第三个例子基本上比第一个例子更可行，因为15个位移缓存器运算可以通过比软件或硬件来执行，该位移缓存器运算比多项式乘法运算较不复杂。
第四到第七个例子是之前几个例子的修正式而且这些例子系特别适合应用在有限的存储器资源之情况中。如同第三例中，在第四个群组中较不重要的四个位b0、b1、b2、b3系通过直接位移缓存器运算来制造，而且L代表剩下群组的群组长度(其涵盖了剩下的12个位)。第七个例子L＝1对应二位分割基础而忽略在第四群组中较不重要的四个位。只有12个切换屏蔽(即每一个位)需要被储存，以使得能够处理成全部的位移0≤N≤65535之“混合”。然而，对照0≤N-N’≤15个直接位移缓存器运算，11个多项式乘法表达式需要用来计算位移缓存器安排之N’阶的叠代。
屏蔽乘法表达式的复杂度系相关于硬件(也就是说以实体电路的形式)或是软件方式的执行。软件可以利用大约5×n元素位运算用来为一长度n的切换屏蔽制造一屏蔽乘法表达式。在前面的例子中(n＝18)，因此一屏蔽运算大约需要开始90个元素位运算。
表三以熟知的技术方法(到想要的位移N之前的位移缓存器运算的执行与位移缓存器在N几处下的初始状态内部模式的读出)来比较第四与第五个例子。
表三
很清楚的，本发明方法之变化性关于分割基础的选择与对一N’＜N的N’阶叠代之部份切换屏蔽的计算提供维持缩小存储器110所用空间与所需要的计算表达式数目之选择。
值得注意的是，在所有的情况下，切换屏蔽的计算应该跟随一在第二个步骤中所执行之n＝18位移缓存器运算的性能。
除了上面所述根据二位数字表示之分割基础外，其它的分割基础也是可能的。假如执行比较上相对少乘法运算，为了减少计算的复杂性，或是假如有一较大量的可用存储器空间，选择例如1，2，3，8，16，24，128，192，...，等之值，也就是说2i-1，2×2i-1，3×2i-1，2i+2，2×2 i+2，3×2 i+2，....，等的分割基础是可能的。与二位基础相较，屏蔽乘法表达式数目被缩减到大约一半，而且存储器110所需要之空间被扩增三倍。
附图标记1共同时序线2信号3信号4XOR门5XOR门6XOR门7信号8信号9信号10 输出11 输出12 输出13 输出14 输出15 加法器16 输出
50 XOR门51 XOR门52 加法器53 加法器54 加法器55 加法器100 处理器101 装置102 地址产生器110 存储器111 地址译码器120 数据传输线130 输出140 控制连接器
权利要求
1.一种用于自一位移缓存器装置中给定的包括n位之一初始状态Xanf而决定该位移缓存器装置之包含有n位并叠代N次之一最终状态Xf的方法，该位移缓存器装置之叠代规则系由下列之特征多项式所给定f(x)＝1+c1·x+c2·x2+.....+cn-1·xn-1其中，c1，c2，...cn-1∈{0；1}，其中一位移缓存器装置状态变化系对应至位移缓存器运算之一数目N’，0＜N’N，其系通过下列步骤而计算a)决定一切换屏蔽，其特征为决定N’位移缓存器运算；以及b)执行n位移缓存器运算，而该切换屏蔽系被用以获得该位移缓存器装置的一N’阶叠代状态之n位。
2.如权利要求1的方法，其特征在于该切换屏蔽系以下列多项式定义m(x)＝[xN′]modf其形式为m(x)＝m0+m1·x+m2·x2+.....+mn-1·xn-1+xn其系数集合为m1，m2，...mn-1∈{0；1}，其中-该位移缓存器装置的第i个胞元系在mi＝1之时刻被切换为关，以及-对于各该位移缓存器运算而言，被切换为关的该等位系被执行一模数2之加法。
3.如权利要求2的方法，其特征在于步骤a)包含了下列步骤a1)将N分割成一与N=Σi=1kNi]]>一致之包含了k个数目Ni之总和，其中k＞1；a2)若N’＝N，具有N位移缓存器运算之该切换屏蔽系以下式为基础，而自具有Ni位移缓存器运算之切换屏蔽所决定，其中i＝1，..，km(x)=Πi=1kmi(x)modf]]>其中， 及/或a2’)当N’＜N，则-各Ni(j)为N′=Σj=1k′N(i)j,]]>其中选择k’＜k；以及-具有N’位移缓存器运算之该切换屏蔽系以下式为基础，而自具有Ni(j)位移缓存器运算之切换屏蔽所决定，其中j＝1，..，k’m(x)=Πj=1k′mi(j)(x)modf,]]>其中，
4.如权利要求3的方法，其特征在于该分割系基于一假设Ni值为2i-1之分割基础，其中i＝1，2，...。
5.如权利要求3的方法，其特征在于该分割系基于一假设Ni值为2i-1，2 2i-1，3 2i-1，2i+2，2 2i+2，32i+2，...，之分割基础，其中i＝1，2，...。
6.如权利要求3之方法，其特征在于N系以一二进制数表示，并且该关联之位字符系被分割成邻近的位群组；以及N之分割系基于一分割基础，其对各群组而言，能够假设由具有所有与争端群组位分开的位之该二进制数所给定之Ni值为0。
7.如权利要求3至6中任一项之方法，其特征在于Ni(j)可能值所需要之该多项式mi(j)(x)的系数集合系储存于一存储器110，具有下列步骤该分割N′=Σj=1k′N(i)j]]>之多项式mi(j)(x)的系数集合系自该存储器110中读出。
8.如前述各项权利要求中任一项的方法，其特征在于该包含有n位并叠代N次之最终状态系使用作为初始化状态，其用以产生一位移了N位之虚拟噪声序列。
9.如前述各项权利要求中任一项的方法，其特征在于下列步骤系于步骤b)之后被执行c)包含有n位并叠代N次之最终状态系以初始化状态被写入一包含有n位移缓存器胞元R1，R2，...，Rn之位移缓存器中，其具有一以特征多项式f(x)所定义之外部函数电路。
10.如权利要求9的方法，其特征在于该位移缓存器之切换电路能够通过该切换屏蔽而控制；以及当步骤b)被执行时，该切换屏蔽系备用以产生包含有n位及叠代N’次之状态。
11.如前述各项权利要求中任一项的方法，其特征在于该方法系使用于CDMA传输系统中，特别是在使用传输标准UMTS或IS-95之CDMA传输系统，以产生具有N位偏移量之一扩展序列。
12.如权利要求11的方法，其特征在于该方法系使用以产生UMTS标准中所定义之搅乱码scramblingcodes。
13.如权利要求11或12中任一项的方法，其特征在于一规定码数规定了一扩展序列之偏移量，而包含有n位及叠代N’次之最终状态系作为初始化状态，用以产生一关联于该码数N之虚拟噪声序列。
14.一种用于自一位移缓存器装置中给定的包括n位之一初始状态而决定该位移缓存器装置之包含有n位并反复N次之一最终状态的装置，该位移缓存器装置之叠代规则系由下列特征多项式所给定f(x)＝1+c1·x+c2·x2+.....+cn-1·xn-1+xn，其中，c1，c2，...cn-1∈{0；1}，具有-一用以决定一切换屏蔽之装置100，110，该切换屏蔽之特征为在该位移缓存器装置中具有N’位移缓存器运算，其中N’是整数且0＜N’N；以及-一用以执行n位移缓存器运算之装置100，SR，而该切换屏蔽系被用以获得该位移缓存器装置的一N’阶叠代状态之n位。
15.如权利要求14的装置，其特征在于该切换屏蔽系以下列多项式定义m(x)＝[xN′]mod f其形式为m(x)＝m0+m1·x+m2·x2+.....+mn-1·xn-1其系数集合为m1，m2，...mn-1∈{0；1}，其中-该位移缓存器装置的第i个胞元系在mi＝1之时刻被切换为关，以及-对于各该位移缓存器运算而言，被切换为关的该等位系被执行一模数2之加法。
16.如权利要求15的装置，其特征在于一存储器(110)，其储存了复数切换屏蔽之系数集合，其特有之Ni位移缓存器运算系为特征多项式mi(x)，而
17.如权利要求16的装置，其特征在于用以决定一切换屏蔽之该装置(101)，该切换屏蔽之特征在于该N’位移缓存器运算，该装置(101)包含-一用于计算一分割之装置，而将N分割成一包含了k个数目N=Σi=1kNi]]>之总和，其中k＞1；以及-一用于产生地址之装置(102)，以读取分割N′=Σj=1k′N(i)j]]>之特征多项式mi(j)(x)的系数集合，其中若N’＜N时，则k’＜k。
18.如权利要求14至17中任一项的装置，其特征在于用以决定一切换屏蔽之该装置，其中该切换屏蔽之特征在于该位移缓存器装置中具有N’位移缓存器运算，以及用以执行使用该切换屏蔽之n位移缓存器运算之该装置，系以一处理器(100)之形式产生。
19.如权利要求14至17中任一项的装置，其特征在于用以决定一切换屏蔽之该装置系以一处理器(100)之形式产生，其中该切换屏蔽之特征在于该位移缓存器装置中具有N’位移缓存器运算；以及用以执行使用该切换屏蔽之n位移缓存器运算之该装置系以一位移缓存器(SR)之形式产生，包含了n位移缓存器胞元(R1，R2，...，Rn)，其具有一以特征多项式f(x)所定义之外部函数电路(F；F1)，以及切换电路(A)能藉该计算之切换屏蔽而被控制。
20.如权利要求16至19中任一项的装置，其特征在于一更进一步之位移缓存器(SR1)，包含了n位移缓存器胞元(R1，R2，...，Rn)，其具有一以特征多项式f(x)所定义之外部函数电路(F1)，该位移缓存器装置之该n位最终状态系以初始化状态写入于其中。
21.如权利要求14至20中任一项装置的使用，其系用于在一CDMA传输系统中产生一具有N位偏差之扩展序列，特别是在与传输标准UMTS与IS-95一致之CDMA传输系统中。
22.如权利要求21的使用，其特征在于一规定码数N规定了一扩展序列之偏移量，而包含有n位及叠代N’次之最终状态系作为初始化状态，用以产生一关联于该码数N之扩展序列。
全文摘要
本发明涉及计算反馈位移寄存器装置叠代状态的方法和装置。一位移寄存器装置的一最终状态通过利用一叠代规则的N阶叠代而得自一初始状态，该叠代规则由一n阶特征多项式f(x)所规定。为了决定该最终状态，一特征为N’位移寄存器运算的切换屏蔽被计算，利用该切换屏蔽而执行该n位移寄存器运算；这产生了该位移寄存器装置的一N’阶叠代状态的n位，任何剩余的N－N’叠代需要于另一方式中执行。
文档编号H04B1/707GK1726654SQ03808070
公开日2006年1月25日 申请日期2003年3月24日 优先权日2002年4月12日
发明者R·登克 申请人:因芬尼昂技术股份公司