专利名称：数字扫频式幅度检波接收机的制作方法
技术领域：
本实用新型涉及通信领域中的一种数字扫频式幅度检波接收机，特别适用于作卫星通信固定地面站天线跟踪的跟踪接收机装置，也可以作为跟踪天线与目标的相对移动速度较慢的跟踪接收机。
背景技术：
对具有相对移动缓慢的目标跟踪，目前主要采用步进跟踪方式，步进跟踪方式的跟踪接收机主要采用模拟锁相环同步检波方式，锁相环的工作信噪比要求高，对下变频器的性能指标要求高，集成度低，体积功耗大，调试复杂，设备的一致性差，提高了通信设备的价格，给用户应用带来了经济困难。
发明内容
本实用新型的目的在于避免上述背景技术中的不足之处而提供一种价格低廉、体积小、调试简单、兼容性好的数字化步进的数字扫频式幅度检波接收机，本实用新型还具有集成化程度高、可适应信号种类多、可适应信号频段跨度大、性能稳定可靠等特点。
本实用新型的目的是这样实现的它由下变频器1、带通滤波器2、混频器3、窄带带通滤波器4、对数幅度检波器5、有源低通滤波限幅相加放大器6、模数转换器7、微处理器8、晶振9、数字直接频率合成器10、数模转换器11、电源12、监控器13组成，其中输入射频信号入端口C与下变频器1入端1脚连接，下变频器1出端3脚与带通滤波器2入端1脚连接，带通滤波器2出端2脚与混频器3入端1脚连接，混频器3出端3脚与窄带带通滤波器4入端1脚连接，窄带带通滤波器4出端2脚与对数幅度检波器5入端1脚连接，对数幅度检波器5出端2脚与有源低通滤波限幅相加放大器6入端1脚连接，有源低通滤波限幅相加放大器6出端2脚与模数转换器7入端1脚连接，有源低通滤波限幅相加放大器6出端4脚与伺服设备接口A连接，模数转换器7出端口2通过数据线与微处理器8入端口2连接，微处理器8的出端口1与模数转换器7入端口3连接，微处理器8的出端口3与数模转换器11入端口1连接，数模转换器11出端2脚通过信号总线与有源低通滤波限幅相加放大器6入端3脚连接，微处理器8串行输出端口6通过数据总线与伺服设备接口B连接，微处理器8的数据输出端口8通过数据总线与窄带带通滤波器4的控制端口3连接，微处理器8的数据输出端口4与数字直接频率合成器10控制端口1连接，晶振9出端1脚与数字直接频率合成器10时钟入端3脚连接，数字直接频率合成器10输出端2脚与混频器3输入端2脚连接，微处理器8的数据输出端口5通过数据总线与下变频器1控制端口2连接，微处理器8的串行数据口7通过数据总线与监控器13的输入输出端口1连接，电源12出端口+V1、+V2、+V3、-V1电压端与各部件相应电源端连接。
本实用新型的目的还可以通过以下措施达到本实用新型模数转换器7、微处理器8、数模转换器11由微处理器芯片14构成，它包括模数转换器A/D接口、数模转换器D/A1、D/A0接口、异步数据通信串行UARTO接口、同步数据通信串行SPI接口、通用数据输入输出I/O接口，其中微处理器芯片14出端SPI接口16至19脚与伺服设备数字接口B连接，微处理器芯片14入端A/D接口24脚与有源低通滤波限幅相加放大器6的出端2脚连接，微处理器芯片14出入端UARTO接口22、23脚与监控器13出入端口1连接，微处理器芯片14出端D/A1接口21脚与有源低通滤波限幅相加放大器6端口3连接，微处理器芯片14出端D/A0接口20脚与有源低通滤波限幅相加放大器6端口3连接，微处理器芯片14出端I/O接口8至15脚与下变频器1入端口2连接，微处理器芯片14出端I/O接口1至3脚分别与窄带带通滤波器4入端9至11脚连接，微处理器芯片14出端I/O接口4脚与伺服设备模拟接口A连接，微处理器芯片14出端I/O接口5、6、7脚分别与数字直接频率合成器10入端7、8、25脚连接，微处理器芯片14出端I/O接口8至15脚分别与下变频器1入端口2连接，微处理器芯片14入端27、28脚分别与电源12出端+V1、+V2电压端连接，微处理器芯片14入端25、26脚分别与数字地端、模拟地端连接。
本实用新型对数幅度检波器5由对数检波器芯片15构成；有源低通滤波限幅相加放大器6由集成运算放大器16至集成运算放大器20、稳压管V1构成，其中窄带带通滤波器4出端2脚串接电阻R1、电容C1后与对数检波器芯片15的入端8脚连接，对数检波器芯片15入端1脚串接电容C2后接地端，对数检波器芯片15的2脚接地端，电源12出端+V1电压端接到电阻R3的一端，电阻R3的另一端接到对数检波器芯片15的入端6脚、7脚、电容C3的一端，电容C3的另一端接地端，对数检波器芯片15的出端4脚串接电阻R4后与电容C4、电阻R2的一端、集成运算放大器16的同相端1脚连接，电容C4、电阻R2的另一端接地端，集成运算放大器16的输出端3脚与电阻R7、电阻R6的一端连接，电阻R6的另一端与集成运算放大器16的反相端2脚、电阻R5的一端连接，电阻R5的另一端接地端，电阻R7的另一端与电容C5的一端、集成运算放大器17的同相端1脚连接，电容C5的另一端接地端，集成运算放大器17的输出端3脚与电阻R8的一端连接，电阻R8的另一端与电阻R10的一端、稳压管V1的负端、集成运算放大器18的同相端1脚连接，电阻R10的另一端与电阻R9的一端、集成运算放大器17的反相端2脚连接，稳压管V1的正端接地端，集成运算放大器18的反相端2脚与电阻R11的一端连接，电阻R11的另一端与集成运算放大器18的输出端3脚、模数转换器7的信号输入端1脚连接，数模转换器11信号输出端口2与电阻R12的一端连接，电阻R12的另一端与电阻R13的一端、电容C6的一端连接，电容C6的另一端接地端，电阻R13的另一端与集成运算放大器19的同相端1脚、电容C7的一端连接，电容C7的另一端与集成运算放大器19的输出端3脚、电阻R9的另一端、电阻R15的一端连接，电阻R15的另一端与集成运算放大器19的反相端2脚、电阻R14的一端连接，电阻R14的另一端接地端，数模转换器11信号输出端口2与电阻R16的一端连接，电阻R16的另一端与电阻R17的一端、电容C8的一端连接，电容C8的另一端接地端，电阻R17的另一端与集成运算放大器20的同相端1脚、电容C9的一端连接，电容C9的另一端与集成运算放大器20的输出端3脚、模拟输出端口A、电阻R19的一端连接，电阻R19的另一端与集成运算放大器20的反相端2脚、电阻R18的一端连接，电阻R18的另一端接地端，集成运算放大器18的入端4脚与电源12的出端+V1电压端连接、入端5脚接地端。
本实用新型带通滤波器2由声表面波滤波器21构成；混频器3由集成乘法器芯片22构成；窄带带通滤波器4由陶瓷滤波器23、晶体Z1、场效应管V2、V3、电子开关24构成，其中下变频器1出端3脚与电阻R20一端、声表面波滤波器21入端1脚连接，电阻R20另一端接地端，声表面波滤波器21入端2脚接地端，声表面波滤波器21的出端3脚与电阻R21一端、集成乘法器芯片22出端8脚连接，电阻R21另一端接地端，集成乘法器芯片22入端2脚、7脚接地端，集成乘法器芯片22的入端3脚、6脚分别与电源12出端+V1、-V1电压端连接，集成乘法器芯片22的入端1脚与电阻R22一端、数字直接频率合成器10出端2脚连接，电阻R22另一端接地端，集成乘法器芯片22的出端5脚串接电阻R23后与陶瓷滤波器23入端1脚连接，陶瓷滤波器23入端2脚接地端，陶瓷滤波器23入端3脚与电阻R24的一端、场效应管V2的栅极连接，电阻R24的另一端接地端，场效应管V2的源极与电阻R27的一端、晶体Z1的一端连接，电阻R27的另一端与电阻R28的一端、电容C11的一端连接，电阻R28、电容C11的另一端接地端，场效应管V2的漏极与电阻R26的一端、电容C10的一端连接，电阻R26的另一端与电阻R25的一端、电容C13的一端、场效应管V3的漏极连接，电容C13的另一端接地端，电阻R25的另一端与电源12出端+V3电压端连接，电容C10另一端与晶体Z1的另一端、电子开关24的入端3脚、电容C12的一端连接，电子开关24的入端6脚、8脚接地端，电子开关24的16脚与电源12出端+V1电压端连接，电子开关24入端9脚、10脚、11脚分别与微处理器8的出端口8连接，电子开关24入端1脚与电阻R29的一端连接，电子开关24入端2脚与电阻R30的一端连接，电子开关24的入端4脚与电阻R31一端连接，电子开关24入端5脚与电阻R32的一端连接，电子开关24入端12脚与电阻R33的一端连接，电子开关24入端13脚与电阻R34的一端连接，电阻R29、R30、R31、R32、R33、R34各另一端与电阻R37的一端、电阻R38的一端、电容C14的一端连接，电阻R37的另一端接电源12出端+V1电压端连接，电阻R38的另一端接地端，电容C14的另一端接地端，电容C12的另一端与场效应管V3的栅极、电阻R35的一端连接，电阻R35另一端接地端，场效应管V3的源极与电阻R36一端、对数检波器5入端1脚连接，电阻R36的另一端接地端。
本实用新型晶振9由钟振模块25构成；数字直接频率合成器10由数字直接频率合成芯片26构成，其中电容C19一端与电容C18一端、数字直接频率合成芯片26入端6脚、23脚、电感L4一端连接，电容C18、C19另一端接地端，电感L4另一端与电源12出端+V1电压端、电容C16、C17一端、电阻R39一端、数字直接频率合成芯片26入端11脚、18脚连接，电容C16、C17的另一端接地端，电阻R39另一端与钟振模块25入端4脚、电容C15一端连接，电容C15另一端、钟振模块25入端2脚接地端，钟振模块25出端3脚与数字直接频率合成芯片26入端9脚连接，数字直接频率合成芯片26入端5脚、24脚接数字地端，数字直接频率合成芯片26入端10脚、19脚接地端，数字直接频率合成芯片26的7脚、8脚、25脚分别与微处理器8出端口4连接，数字直接频率合成芯片26出端2脚、20脚分别串接电阻R40、R41后接地端，数字直接频率合成芯片26出端21脚与电阻R42的一端、电感L1、L2的一端、电容C20一端连接，电阻R42、电感L1、电容C20另一端接地端，电感L2的另一端串接电容C21后与电容C22的一端、电感L3一端、电阻R22一端、混频器3入端2脚连接，电容C22、电感L3、电阻R22的另一端接地端。
本实用新型与背景技术相比具有如下优点1.本实用新型采用数字直接频率合成器10和具有大量外设的微处理器8，和少量的模拟电路构成频率跟踪环路，集成度高，具有基本不用硬件调试、滤波方式灵活、后续处理灵活、自动跟踪具有最大幅度的频率分量的显著特点。
2.本实用新型采用对数幅度检波器5进行对数幅度检波和窄带带通滤波器4进行窄带带通滤波的方法完成幅度信号的解调，消除了模拟锁相环电路的必须跟踪带有单载波分量的信号的缺点，除可以跟踪接收单载波、调相调制信号外，还可以跟踪窄带BPSK、QPSK、MSK、FSK、FM等种类的调制信号，因此可适应信号种类多，具有兼容性好的显著特点。
3.本实用新型采用微处理器8进行数字存储检波出幅度，具有窄带晶体滤波，采用超外差工作方式的特点，可以扩展作为分析带宽为输入频段的频谱简易分析使用。
4.本实用新型可集成化程度高、体积小，可集成到一块印制板上，可以直接安装到天线控制单元机箱内部，降低跟踪系统成本，具有简单、方便、价格低廉、选择灵活、适应性广、便于大规模生产的优点，具有推广应用价值。
图1是本实用新型的原理方框图。
图2是本实用新型微处理器8、模数转换器7、数模转换器11电原理图。
图3是本实用新型对数幅度检波器5、有源低通滤波限幅相加放大器6的电原理图。
图4是本实用新型带通滤波器2、混频器3、窄带带通滤波器4的电原理图。
图5是本实用新型晶振9、数字直接频率合成器10的电原理图。
图6是本实用新型初始频率捕获原理图。
图7是本实用新型频率跟踪的时序图。
具体实施方式
参照图1至图7，本实用新型由下变频器1、带通滤波器2、混频器3、窄带带通滤波器4、对数幅度检波器5、有源低通滤波限幅相加放大器6、模数转换器7、微处理器8、晶振9、数字直接频率合成器10、数模转换器11、电源12、监控器13组成，实施例按图1连接线路组成本实用新型。下变频器1的作用是将信号中心频率降低到可以进行频率跟踪和混频的中心频率上，并提供信号的滤波放大，实施例采用通用的通信射频下变频器制作。监控器13的作用是设置和监视接收机的工作参数和状态，实施例为通信系统的总监控微机。
本实用新型模数转换器7、数模转换器11用于完成对数字信号和模拟信号的转换；微处理器8用于完成对窄带带通滤波器4、有源低通滤波限幅相加放大器6、模数转换器7、数字直接频率合成器10、数模转换器11、下变频器1的控制同时完成对输入信号的频率跟踪、幅度信号提取和转换、滤波，同时通过串口与监控通信和把数据传送到伺服控制。微处理器8、模数转换器7、数模转换器11由微处理器芯片14构成，它包括模数转换器A/D接口、数模转换器D/A1、D/A0接口、异步数据通信串行UARTO接口、同步数据通信串行SPI接口、通用数据输入输出I/O接口，图2是本实用新型微处理器8、模数转换器7、数模转换器11实施例的电原理图，并且按其连接电路。其中微处理器芯片14出端SPI接口与伺服设备数字接口B连接，用于向伺服设备传送解调出的幅度信号；微处理器芯片14入端A/D接口与有源低通滤波限幅相加放大器6的出端2脚连接，用于完成对输入信号的采样和模数转换；微处理器芯片14出入端UARTO接口22、23脚与监控器13出入端口1连接，用于实施对本机的监测、控制和必要的参数设置；微处理器芯片14出端D/A1接口与有源低通滤波限幅相加放大器6端口3连接，用于设置A/D采样工作在最佳工作点；微处理器芯片14出端D/A0接口20脚与有源低通滤波限幅相加放大器6端口3连接，用于提供伺服设备信号幅度的模拟电压；微处理器芯片14出端I/O接口与下变频器1入端口2连接，用于设置下变频器1的接收频率；微处理器芯片14出端I/O接口与窄带带通滤波器4入端9至11脚连接，用于选择不同的窄带带通滤波器带宽；微处理器芯片14出端I/O接口与伺服设备模拟接口A连接，用于提供伺服设备模拟的锁定信号；微处理器芯片14出端I/O接口与数字直接频率合成器10入端7、8、25脚连接，用于控制数字直接频率合成器10的输出频率，完成扫频环路的扫描捕获和频率跟踪；微处理器芯片14出端I/O接口与下变频器1入端口2连接，用于设置接收信号的接收频率。实施例微处理器芯片14采用市售的C8051F021芯片制作，也可以采用C8051F系列其它芯片，或其它系列微处理器通过外扩组件同样可实现微处理器芯片14的处理功能。
本实用新型对数幅度检波器5的作用是将交流信号转换成与其对数功率成正比的直流信号；有源低通滤波限幅相加放大器6的作用是对直流信号进行平滑滤波以降低A/D采样的频率混叠，并对直流信号进行放大以提高分辨率，对放大后的信号电平进行限制以适应A/D采样的输入信号要求，对D/A输出信号进行滤波放大以进行电平调整后与直流信号相减，使A/D采样工作在最佳点并与信号直流放大器配合，以有效的提高A/D采样的有效分辨位数。对数幅度检波器5由对数检波器芯片15构成；有源低通滤波限幅相加放大器6由集成运算放大器16至集成运算放大器20、稳压管V1构成，图3是本实用新型对数幅度检波器5、有源低通滤波限幅相加放大器6的实施例电原理图，并且按其连接电路。其中对数检波器芯片15的作用是将交流对数检波，图3中电阻R3和电容C3构成低通滤波器提供对电源杂波的抑制；电阻R4、R2和电容C4构成低通滤波器提供对检波直流信号杂波的抑制，同时用电阻R4、R2分压调整对数斜率；电阻R5、R6和运算放大器16构成同相放大器放大直流信号；电阻R7和电容C5构成低通滤波器提供对检波直流信号杂波的抑制；电阻R12、R13、R14、R15和电容C6、C7和运算放大器19构成有源二阶低通滤波器提供对D/A1输出信号的杂波滤除；电阻R16、R17、R18、R19和电容C8、C9和运算放大器20构成有源二阶低通滤波器提供对D/A信号的杂波滤除和提供对输出直流信号的放大；电阻R9、R10和运算放大器17构成同相放大和反相相加器，放大直流信号，移动工作电平；电阻R8、稳压管V1和运放17构成限幅器，使运放18输出电平和A/D输入要求匹配，不至于过大饱和；运放18和电阻R11构成电压跟随器，用于驱动A/D。实施例对数检波器芯片15采用市售的AD8307制作，也可以采用AD8309、AD606等类似的芯片或电路制作；集成运算放大器16、17、18、19采用市售的单块集成电路OP484制作，集成运算放大器20采用市售的OP279制作；稳压管V1采用市售的2.4V通用贴片稳压管。集成运算放大器20的电源可根据伺服设备的要求接到+V1或+V3。在某些应用中，数模转换器11输出端口连接的电阻R12、R13、R14、R15、电容C6、C7和运放19可以去掉，同时电阻R9的一端接地端；在对滤波要求较低时，可以去掉集成运算放大器16、电阻R5、R6、R7和电容C5，同时电阻R4的另一端、电容C4、电阻R2的一端与集成运算放大器17的同相端1脚连接，如此时集成运算放大器20的电源根据伺服设备的要求接到+V1，则只用一片包含四只集成运算放大器的芯片即可。
本实用新型带通滤波器2的作用是滤除信号频带外的杂散，并滤除混频器的镜像干扰频率；混频器3的作用是将信号载波频率变频到可以进行窄带带通滤波的载波频率上，并与其它电路配合完成信号的频率跟踪；窄带带通滤波器4的作用是滤除检波信号以外的杂波信号能量，并在微处理器8的控制下，选择不同带宽的信号带通滤波器，以适应不同的信号。带通滤波器2由声表面波滤波器21构成；混频器3由集成乘法器芯片22构成；窄带带通滤波器4由陶瓷滤波器23、晶体Z1、场效应管V2、V3、电子开关24构成，图4是本实用新型带通滤波器2、混频器3、窄带带通滤波器4的实施例电原理图，并且按其连接电路。其中电阻R20、R21构成声表面波滤波器21的匹配电阻；电阻R22构成数字直接频率合成器10输出滤波器的匹配电阻，电阻R23、R24构成陶瓷滤波器23的匹配电阻；电阻R25和电容C13构成低通滤波器提供对电源杂波的抑制；电阻R26、R27、R28和场效应管V2、电容C11构成有源的反相、同相两路幅度相同的输出，电容C10用于抵消晶体Z1的静态电容，电阻R29、R30、R31、R32、R33、R34由电子开关24选通后提供晶体不同的负载电阻，以选择不同带宽的晶体滤波器；电容C12、场效应管V3和电阻R35、R36构成电压跟随器，以驱动后续的检波器；电阻R37、R38用于给电子开关24提供直流工作点。实施例声表面波滤波器21采用市售的中心频率为36MHz、带宽为2MHz的通用声表面波滤波器制作；集成乘法器芯片22采用市售的AD835制作，陶瓷滤波器23采用市售的LT10.7MS2型陶瓷滤波器制作；场效应管V2、V3采用市售的BF999或2SK507等通用器件制作；电子开关24采用市售的MAX4617制作；为实现本实用新型的目的，实施例采用的场效应管V2、V3和附属电阻R26、R27、R28、R35、R36、电容C11、C13可以被差分输出放大器如AD8138等附加电阻、或三极管等代替，实施例采用的电子开关24为MAX4617，但类似的电子开关MAX4618、MAX4619、CD4052、CD4051、MAX441、MAX444等稍加改动也可用在此处，同时变换选通电阻个数，实施例采用的六个选通电阻也可以为一到八个，或不用电子开关24、只有一个电阻到地，或用二选一电子开关MAX4644等，集成乘法器芯片22可以采用双栅混频场效应管BF995、BF994、3SK132等。
本实用新型晶振9的作用是给数字直接频率合成器10提供参考时钟信号；数字直接频率合成器10的作用是在微处理器8的控制下产生所需频率的微步进的正弦信号。晶振9由钟振模块25构成；数字直接频率合成器10由数字直接频率合成芯片26构成，图5是本实用新型晶振9、数字直接频率合成器10实施例的电原理图，并且按其连接电路。其中电容C16、C17、C18、C19和电感L4构成低通滤波器，提供对数字直接频率合成芯片26的模拟电源和数字电源的隔离；电容C15、电阻R39构成低通滤波器，提供对钟振模块25的电源的滤波；钟振模块25和数字直接频率合成芯片26构成数字直接频率合成器，在微处理器芯片14的控制下产生所需频率的正弦波信号；电阻R40用于限定数字直接频率合成芯片26的出端21脚、20脚的输出电流；电感L1、L2、L3和电容C20、C21、C22构成三阶切比雪夫带通滤波器，用于选择输出信号，抑制无关杂散；电阻R22、R42提供三阶切比雪夫带通滤波器的端口阻抗，电阻R41为数字直接频率合成芯片26的输出提供平衡阻抗。实施例钟振模块25采用市售的20MHz小封装表贴晶振制作，数字直接频率合成芯片26采用市售的AD9851芯片制作，也可以用AD9850或其它数字直接频率合成芯片达到目的。
本实用新型电源12其作用是提供各级部件直流工作电压，实施例采用定制电源WRA1205S和KRB1203S模块，其输出+V1电压为+5V、输出+V2电压为+3.3伏，+V3为+12V，-V1为-5伏。
电路中所用的电阻R、电容C、电感L均采用市售的通用常规元器件制作。
本实用新型简要工作原理如下由混频器3、窄带带通滤波器4、对数幅度检波器5、有源低通滤波限幅相加放大器6、模数转换器7、微处理器8、晶振9、数字直接频率合成器10组成锁频环路，提供对输入信号的初始频率扫描捕获与频率扫描捕获后的频率跟踪和锁定。
当没有输入信号时，锁频环路处于初始频率扫描捕获阶段，数字直接频率合成器(DDS)10的频率设置原则为如果本步改变频率后的采样值小于入锁门限值则继续扫描，如果本步改变频率后的采样值大于入锁门限值则设置DDS10频率为下限，然后一步一步增加频率，只存储幅度最大值和对应的频率值，扫描到DDS10频率的上限后，立即设置DDS10频率为存储幅度最大对应的频率值，转入频率跟踪并发锁定，根据此原则的模数转换器(A/D)7、微处理器8、DDS10的初始频率扫描捕获关系如附图6所示，图6是本实用新型初始频率捕获原理图。其中附图6为三轴坐标系，竖轴表示信号幅度，横轴表示时间，垂直于竖轴和横轴的轴表示DDS输出频率加10.7MHz的合成频率，在图6中输入没有信号或信号幅度小于入锁门限幅度AL时，DDS10的设置频率为在fmin至fmax之间的一步一步的递增的扫描，和在fmax至fmin之间的一步一步的递减的扫描，在频率一时间平面表现为周期性的正三角波形式，其中每一步设置频率，都进行一次幅度采样和进行与入锁门限幅度AL的比较，小于AL则继续扫描。设在t0时刻输入信号中含有频率分别为f1、f2、f3的信号分量，它们对应的幅度分别为A1、A2、A3，并且都大于入锁门限幅度AL，在频率-时间平面可以看出在t1时刻，合成频率扫描到输入信号的f2频率分量，在A/D7采样中得到幅度A2，比较A2与AL得A2＞AL，则设置DDS10频率到扫描频率的下限fmin，然后每增加一步频率，得到一个采样信号幅度，将采样信号幅度与AL比较，直到在t2时刻得到频率f1的幅度A1，A1与AL比较得A1＞AL，记下f1对应的DDS10频率和幅度A1，然后继续每增加一步频率，得到一个采样信号幅度，将采样信号幅度与A1比较，采样信号幅度小于A1，则继续扫描，在t3时刻得到频率f2的幅度A2，A1与A2比较得A1＞A2，不记忆幅度A2和频率f2，继续一步一步扫描，在t4时刻得到频率f3的幅度A3，A1与A3比较得A3＞A1，用幅度A3和频率f3替代幅度A1和频率f1，然后继续每增加一步频率，得到一个采样信号幅度，将采样信号幅度与A3比较，采样信号幅度小于A3，则继续扫描，在t5时刻扫描到频率上限fmax，以频率f3对应的DDS10频率设置DDS10，然后发锁定信号，转入频率跟踪。附图6所示为频率从大到小然后从小到大的三角型的频率扫描关系，但频率也可为只从高到低的一步步的扫描，从低到高时为直接一步完成的周期锯齿型扫描，或频率从低到高的一步步的扫描，从高到低为直接一步完成的周期锯齿型扫描，只要满足扫描原则就能完成锁频环路的扫描捕获。
在频率跟踪过程中，确定t(n)时刻下一步数字直接频率合成器10的频率设置的原则为如果本次频率设置比上次设置增加df，得到的采样幅度增加，则下一步的频率设置为增加df；如果本次频率设置比上次频率设置增加df，得到的采样幅度减小，则下一步的频率设置为减小df；如果本次频率设置比上次频率设置减小df，得到的采样幅度增加，则下一步的频率设置为减小df；如果本次频率设置比上次频率设置减小df，得到的采样幅度减小，则下一步的频率设置为增加df，确定t(n)时刻到t(n+1)时刻的最终输出到输出滤波器的采样值的原则为如果t(n)时刻的采样值A(n-1)大于t(n-1)时刻的的采样值A(n-2)则输出采样值A(n-1)，如果t(n)时刻的采样值A(n-1)小于t(n-1)时刻的的采样值A(n-2)则输出采样值A(n-2)，失锁判断原则为如果连续六次(可以为大于二次的任意值)得到的输出到输出滤波器的采样值小于入锁门限则判断锁频环失锁立即转入初始频率扫描捕获，根据此原则的模数转换器7、微处理器8、数字直接频率合成器10的频率跟踪方式如附图7所示，图7是本实用新型频率跟踪的时序图。图7中，时间t-频率fDDS平面表示不同时刻DDS10的设置频率，时间t-采样幅度AS平面表示不同时刻模数转换器7的采样值，时间t-输出到输出滤波器的设置值A。平面表示不同时刻输出到输出滤波器的设置值。设在t0时刻DDS10的设置频率为f0设模数转换器7的采样输出为A0，设最终输出到输出滤波器的值为A0，其中在t1时刻设置DDS10的频率为f0+df，延时时间τ后开始A/D采样，共采样n个点，得均值A1，比较得A1＞A0，设置f0+df→f0，在t2时刻设置DDS的频率为f0+df，设置最终输出到输出滤波器的值为A1，延时时间τ后开始A/D采样，共采样n个点，得均值A2，比较得A2＞A1，则设置f0+df→f0，在t3时刻设置DDS的设置频率为f0+df，设置最终输出到输出滤波器的值为A2，延时时间τ后开始A/D采样，共采样n个点，得均值A3，比较得A3＞A2，则设置f0+df→f0，在t4时刻设置DDS10的设置频率为f0+df，设置最终输出到输出滤波器的值为A3，延时时间τ后开始A/D采样，共采样n个点，得均值A4，比较得A3＞A4，在t5时刻设置DDS10的设置频率为f0，设置最终输出到输出滤波器的值为A3，延时时间τ后开始A/D采样，共采样n个点，得均值A5，比较得A5＞A4，在t6时刻设置DDS10的设置频率为f0-df，设置最终输出到输出滤波器的值为A5，延时时间τ后开始A/D采样，共采样n个点，得均值A6，比较得A5＞A6，在t7时刻设置DDS10的设置频率为f0，设置最终输出到输出滤波器的值为A5，延时时间τ后开始A/D采样，共采样n个点，得均值A7，比较得A7＞A6，在t8时刻设置DDS10的设置频率为f0+df，设置最终输出到输出滤波器的值为A7，延时时间τ后开始A/D采样，共采样n个点，得均值A8，比较得A7＞A8，在t9时刻设置DDS的设置频率为f0，设置最终输出到输出滤波器的值为A7，如此循环下去完成频率跟踪。图7中每次得到的输出A0在微处理器8中完成后续处理，首先进行数字低通滤波(可选)，然后进行移位结合相乘的增益调节，再进行零位调节以补偿通道增益，最后通过数模转换器11输出到模拟接口A和通过SPI串口输出到伺服设备接口B。
锁频环路处于频率扫描阶段时的频率步进时间间隔与选用窄带晶体滤波器带宽有关，对±aHz带宽的窄带晶体滤波器，两次设置频率的时间间隔可选大于等于 秒，可达到千分之二的采样精度；采样点数，只采样一次即够。频率步进Δf设置以 附近为好。最大捕获时间可估计为tmax=2fmax-fminΔf,]]>其中fmin为接收信号的下限频率，fmax为接收信号的上限频率。在工作信噪比较高时，一个有效的减小最大捕获时间的方法为采用较宽的晶体滤波器带宽从而采用较大的频率步进间隔。
锁频环路处于频率跟踪阶段时的频率步进时间间隔在满足输出时间响应要求的情况下与选用窄带晶体滤波器带宽与同一频率点的采样点数和采样时间间隔有关，对于采用C8051f021微处理器芯片14的采样点数选用小于64点比较好，同一频率点的采样值直接相加即可完成均值滤波，并且不会发生溢出。频率步进以0.25a～0.5aHz为佳。
锁频环路的最低工作信噪比和输出信号信噪比与选用窄带晶体滤波器带宽有关，在窄带晶体滤波器带宽1kHz为时，跟踪单载波信号的最低工作信噪比为33dBc/Hz。
本实用新型的安装结构如下整机可以安装在一块200×140mm2的四层印制板上，中间为一层电源和一层地，对数字和模拟电源隔离滤波，模拟地和数字地分开在电源处合在一起，对除电源、微处理器芯片14以外的模拟电路部分采用屏蔽盒屏蔽，既可实现电磁信号的空间隔离，又方便模拟信号的就近接地端，避免了射频信号在机箱内部的相互干扰，从而在一块印制板上组装成本实用新型，如果要求有显示、按键、机箱时可以配以相应部件和电源组装成1U的标准抽屉。
权利要求1.一种由下变频器(1)、电源(12)、监控器(13)组成的一种数字扫频式幅度检波接收机，其特征在于还有带通滤波器(2)、混频器(3)、窄带带通滤波器(4)、对数幅度检波器(5)、有源低通滤波限幅相加放大器(6)、模数转换器(7)、微处理器(8)、晶振(9)、数字直接频率合成器(10)、数模转换器(11)组成，其中输入射频信号入端口(C)与下变频器(1)入端1脚连接，下变频器(1)出端3脚与带通滤波器(2)入端1脚连接，带通滤波器(2)出端2脚与混频器(3)入端1脚连接，混频器(3)出端3脚与窄带带通滤波器(4)入端1脚连接，窄带带通滤波器(4)出端2脚与对数幅度检波器(5)入端1脚连接，对数幅度检波器(5)出端2脚与有源低通滤波限幅相加放大器(6)入端1脚连接，有源低通滤波限幅相加放大器(6)出端2脚与模数转换器(7)入端1脚连接，有源低通滤波限幅相加放大器(6)出端4脚与伺服设备接口(A)连接，模数转换器(7)出端口2通过数据线与微处理器(8)入端口2连接，微处理器(8)的出端口1与模数转换器(7)入端口3连接，微处理器(8)的出端口3与数模转换器(11)入端口1连接，数模转换器(11)出端2脚通过信号总线与有源低通滤波限幅相加放大器(6)入端3脚连接，微处理器(8)串行输出端口6通过数据总线与伺服设备接口(B)连接，微处理器(8)的数据输出端口8通过数据总线与窄带带通滤波器(4)的控制端口3连接，微处理器(8)的数据输出端口4与数字直接频率合成器(10)控制端口1连接，晶振(9)出端1脚与数字直接频率合成器(10)时钟入端3脚连接，数字直接频率合成器(10)输出端2脚与混频器(3)输入端2脚连接，微处理器(8)的数据输出端口5通过数据总线与下变频器(1)控制入端口2连接，微处理器(8)的串行数据口7通过数据总线与监控器(13)的输入输出端口1连接，电源(12)出端口+V1、+V2、+V3、-V1电压端与各部件相应电源端连接。
2.根据权利要求1所述的数字扫频式幅度检波接收机，其特征在于模数转换器(7)、微处理器(8)、数模转换器(11)由微处理器芯片(14)构成，它包括模数转换器A/D接口、数模转换器D/A1、D/A0接口、异步数据通信串行UARTO接口、同步数据通信串行SPI接口、通用数据输入输出I/O接口，其中微处理器芯片(14)出端SPI接口16至19脚与伺服设备数字接口(B)连接，微处理器芯片(14)入端A/D接口24脚与有源低通滤波限幅相加放大器(6)的出端2脚连接，微处理器芯片(14)出入端UARTO接口22、23脚与监控器(13)出入端口1连接，微处理器芯片(14)出端D/A1接口21脚与有源低通滤波限幅相加放大器(6)端口3连接，微处理器芯片(14)出端D/A0接口20脚与有源低通滤波限幅相加放大器(6)端口3连接，微处理器芯片(14)出端I/O接口8至15脚与下变频器(1)入端口2连接，微处理器芯片(14)出端I/O接口1至3脚分别与窄带带通滤波器(4)入端9至11脚连接，微处理器芯片(14)出端I/O接口4脚与伺服设备模拟接口(A)连接，微处理器芯片(14)出端I/O接口5、6、7脚分别与数字直接频率合成器(10)入端7、8、25脚连接，微处理器芯片(14)出端I/O接口8至15脚分别与下变频器(1)入端口2连接，微处理器芯片(14)入端27、28脚分别与电源(12)出端+V1、+V2电压端连接，微处理器芯片(14)入端25、26脚分别与数字地端、模拟地端连接。
3.根据权利要求1或2所述的数字扫频式幅度检波接收机，其特征在于对数幅度检波器(5)由对数检波器芯片(15)构成；有源低通滤波限幅相加放大器(6)由集成运算放大器(16)至集成运算放大器(20)、稳压管V1构成，其中窄带带通滤波器(4)出端2脚串接电阻R1、电容C1后与对数检波器芯片(15)的入端8脚连接，对数检波器芯片(15)入端1脚串接电容C2后接地端，对数检波器芯片(15)的2脚接地端，电源(12)出端+V1电压端接到电阻R3的一端，电阻R3的另一端接到对数检波器芯片(15)的入端6脚、7脚、电容C3的一端，电容C3的另一端接地端，对数检波器芯片(15)的出端4脚串接电阻R4后与电容C4、电阻R2的一端、集成运算放大器(16)的同相端1脚连接，电容C4、电阻R2的另一端接地端，集成运算放大器(16)的输出端3脚与电阻R7、电阻R6的一端连接，电阻R6的另一端与集成运算放大器(16)的反相端2脚、电阻R5的一端连接，电阻R5的另一端接地端，电阻R7的另一端与电容C5的一端、集成运算放大器(17)的同相端1脚连接，电容C5的另一端接地端，集成运算放大器(17)的输出端3脚与电阻R8的一端连接，电阻R8的另一端与电阻R10的一端、稳压管(V1)的负端、集成运算放大器(18)的同相端1脚连接，电阻R10的另一端与电阻R9的一端、集成运算放大器(17)的反相端2脚连接，稳压管(V1)的正端接地端，集成运算放大器(18)的反相端2脚与电阻R11的一端连接，电阻R11的另一端与集成运算放大器(18)的输出端3脚、模数转换器(7)的信号输入端1脚连接，数模转换器(11)信号输出端口2与电阻R12的一端连接，电阻R12的另一端与电阻R13的一端、电容C6的一端连接，电容C6的另一端接地端，电阻R13的另一端与集成运算放大器(19)的同相端1脚、电容C7的一端连接，电容C7的另一端与集成运算放大器(19)的输出端3脚、电阻R9的另一端、电阻R15的一端连接，电阻R15的另一端与集成运算放大器(19)的反相端2脚、电阻R14的一端连接，电阻R14的另一端接地端，数模转换器(11)信号输出端口2与电阻R16的一端连接，电阻R16的另一端与电阻R17的一端、电容C8的一端连接，电容C8的另一端接地端，电阻R17的另一端与集成运算放大器(20)的同相端1脚、电容C9的一端连接，电容C9的另一端与集成运算放大器(20)的输出端3脚、模拟输出端口(A)、电阻R19的一端连接，电阻R19的另一端与集成运算放大器(20)的反相端2脚、电阻R18的一端连接，电阻R18的另一端接地端，集成运算放大器(18)的入端4脚与电源(12)的出端+V1电压端连接、入端5脚接地端。
4.根据权利要求3所述的数字扫频式幅度检波接收机，其特征在于带通滤波器(2)由声表面波滤波器(21)构成；混频器(3)由集成乘法器芯片(22)构成；窄带带通滤波器(4)由陶瓷滤波器(23)、晶体(Z1)、场效应管(V2)、(V3)、电子开关(24)构成，其中下变频器(1)出端3脚与电阻R20一端、声表面波滤波器(21)入端1脚连接，电阻R20另一端接地端，声表面波滤波器(21)入端2脚接地端，声表面波滤波器(21)的出端3脚与电阻R21一端、集成乘法器芯片(22)入端8脚连接，电阻R21另一端接地端，集成乘法器芯片(22)入端2脚、7脚接地端，集成乘法器芯片(22)的入端3脚、6脚分别与电源(12)出端+V1、-V1电压端连接，集成乘法器芯片(22)的入端1脚与电阻R22一端、数字直接频率合成器(10)出端2脚连接，电阻R22另一端接地端，集成乘法器芯片(22)的出端5脚串接电阻R23后与陶瓷滤波器(23)入端1脚连接，陶瓷滤波器(23)入端2脚接地端，陶瓷滤波器(23)入端3脚与电阻R24的一端、场效应管(V2)的栅极连接，电阻R24的另一端接地端，场效应管(V2)的源极与电阻R27的一端、晶体Z1的一端连接，电阻R27的另一端与电阻R28的一端、电容C11的一端连接，电阻R28、电容C11的另一端接地端，场效应管(V2)的漏极与电阻R26的一端、电容C10的一端连接，电阻R26的另一端与电阻R25的一端、电容C13的一端、场效应管(V3)的漏极连接，电容C13的另一端接地端，电阻R25的另一端与电源(12)出端+V3电压端连接，电容C10另一端与晶体(Z1)的另一端、电子开关(24)的入端3脚、电容C12的一端连接，电子开关(24)的入端6脚、8脚接地端，电子开关(24)的16脚与电源(12)出端+V1电压端连接，电子开关(24)入端9脚、10脚、11脚分别与微处理器(8)的出端口8连接，电子开关(24)入端1脚与电阻R29的一端连接，电子开关(24)入端2脚与电阻R30的一端连接，电子开关(24)的入端4脚与电阻R31一端连接，电子开关(24)入端5脚与电阻R32的一端连接，电子开关(24)入端12脚与电阻R33的一端连接，电子开关(24)入端13脚与电阻R34的一端连接，电阻R29、R30、R31、R32、R33、R34各另一端与电阻R37的一端、电阻R38的一端、电容C14的一端连接，电阻R37的另一端接电源(12)出端+V1电压端连接，电阻R38的另一端接地端，电容C14的另一端接地端，电容C12的另一端与场效应管(V3)的栅极、电阻R35一端连接，电阻R35的另一端接地端，场效应管(V3)的源极与电阻R36的一端、对数幅度检波器(5)的入端1脚连接，电阻R36的另一端接地端。
5.根据权利要求4所述的数字扫频式幅度检波接收机，其特征在于晶振(9)由钟振模块(25)构成；数字直接频率合成器(10)由数字直接频率合成芯片(26)构成，其中电容C19的一端与电容C18的一端、数字直接频率合成芯片(26)入端6脚、23脚、电感L4的一端连接，电容C18、C19的另一端接地端，电感L4另一端与电源(12)出端+V1电压端、电容C16、C17一端、电阻R39的一端、数字直接频率合成芯片(26)的入端11脚、18脚连接，电容C16、C17的另一端接地端，电阻R39的另一端与钟振模块(25)入端4脚、电容C15的一端连接，电容C15的另一端、钟振模块(25)的2脚接地端，钟振模块(25)出端3脚与数字直接频率合成芯片(26)入端9脚连接，数字直接频率合成芯片(26)入端5脚、24脚接数字地端，数字直接频率合成芯片(26)入端10脚、19脚接地端，数字直接频率合成芯片(26)的7脚、8脚、25脚分别与微处理器(8)的出端口4连接，数字直接频率合成芯片(26)的12脚、20脚分别串接电阻R40、R41后接地端，数字直接频率合成芯片(26)的21脚与电阻R42的一端、电感L1、L2的一端、电容C20的一端连接，电阻R42、电感L1、电容C20的另一端接地端，电感L2的另一端串接电容C21后与电容C22的一端、电感L3的一端、电阻R22的一端、混频器(3)的入端2脚连接，电容C22、电感L3、电阻R22的另一端接地端。
专利摘要本实用新型公开了一种数字扫频式幅度检波接收机，它是涉及通信领域中天线自跟踪接收机装置。它由下变频器、混频器、滤波器、检波器、模数转换器、微处理器、数模转换器、数字直接频率合成器等部件组成。它通过微处理器控制数字直接频率合成器，在模数转换器采样后通过特定算法解出信号幅度，实现通信天线自跟踪的目的。本实用新型具有集成化程度高、可以工作在多种输入信号的状态下、可工作在较低的信噪比下、体积小、可集成于一块印制板上、成本低、性能稳定、调试简单等的特点，特别适用于作为卫星通信固定地面站的自跟踪接收机使用，也可以用在各种天线与天线对准的目标有缓慢移动的自跟踪系统。
文档编号H04B1/16GK2779732SQ20052002379
公开日2006年5月10日 申请日期2005年4月8日 优先权日2005年4月8日
发明者李强, 闵洁, 赵蔚兰 申请人:中国电子科技集团公司第五十四研究所