专利名称：接收振幅校正电路和接收振幅校正方法以及使用它们的接收机的制作方法
技术领域：
本发明涉及接收振幅校正电路和接收振幅校正方法以及使用它们的接 收机，特别涉及适于无线通信装置的接收振幅校正电路，该无线通信装置采用了具有AGC功能的直接转换式的接收方式。
技术背景在无线通信装置的接收机中，有图1所示的直接转换方式的接收机。 参照图l，由天线201接收的高频信号通过低噪声放大器(以下简称为LN A) 202进行放大。实际上，在天线201与LNA 202之间设置有双工器或 高频滤波器(不是用于限制信道的宽频带滤波器)等，但省略了图示。高频带通滤波器(以下简称为RF BPF) 203从被LNA 202放大后的 信号中提取整个接收频带(不是信道)的接收分量，抑制接收频带以外的 信号，例如由装置自己发送的发送信号等。RF BPF的输出被输入给正交 解调电路204。正交解调电路204解调输入信号，输出作为同相分量的I 分量和作为正交分量的Q分量。正交解调电路204包括缓冲放大器221、作为平衡混频器的乘法器22 2和223、正交信号发生器224、以及局部振荡器225。由于这种结构己是 公知的，因此省略其详细说明。将由正交解调电路204解调的I分量、Q 分量输入至基带滤波器(以下简称为BBBPF) 205和206中，分别进行频 带限制。BB BPF 205、 206为带通滤波器(BPF)。这是为了消除由正交 解调电路204产生的直流偏移，不仅要抑制相邻信道分量，而且还要抑制 非常接近直流的低频分量。以下将这种滤波器称为信道滤波器。将由信道滤波器205、 206进行频带限制后的I分量、Q分量输入至基 带电路207。基带电路207包括可变增益放大器(以下简称为VGA) 20 8、 209、 210及211、 212、 213; A/D转换器215、 216;以及增益控制部214。在基带电路207中，被限制频带的I分量、Q分量分别通过VGA 20 8 210、 211 213而被放大到可在后级的A/D转换器215、 216中进行最 佳的转换处理的规定电平。在图1中，VGA为三级结构，但也可以是一级 以上的结构。另外，信道滤波器205、 206与VGA 208 210、 2U 213的 位置关系也不限于图1的例子。此外，也可以是将信道滤波器205、 206 分别分为多级并配置在VGA之间。VGA的最后级的I分量输出、Q分量输出分别在A/D转换器215、 21 6中被A/D转换，并作为数字I信号、Q信号而被发送至后级的数字信号 处理电路(参照图2)。图2是示出数字信号处理电路100的图。数字振幅计算器303基于从 图1的基带电路207发送来的数字I信号、Q信号，计算例如CDMA或T DMA中的一个时隙的平均振幅。接着由减法器302计算平均振幅的计算 结果与作为目标的基准振幅的差。算出的差输入至数字增益控制数据发生 器301。数字增益控制数据发生器301基于算出的差来生成用于控制VGA 的增益的增益控制数据。增益控制数据发送至图1所示的增益控制部214。增益控制部214基 于增益控制数据来执行VGA 208 210、 211 213的增益控制。此时，增 益控制数据既可以是模拟信号，也可以是数字信号。另外，在图1中，VG A全部集中设置在基带电路207中，但LNA 202或缓冲放大器221也可作 为VGA使用。在此情况下，当然也可以通过来自增益控制部214的增益 控制数据来对LNA 202或缓冲放大器221进行增益控制。通过以上结构以及动作，I分量、Q分量的信号电平被自动地调整(A GC)，以使向A/D转换器215、 216输入的输入信号电平最佳地收敛在A/ D转换器215、 216的动态范围内。此外，在专利文献1 (日本专利文献特开2001-168664号公报)中公 开了这种接收机中的AGC的一个例子。图1所示的直接转换方式的接收机在CDMA或W—CDMA等现有的 通信方式中稳定地发挥功能。但是，近年来，正在引入作为速度更高的传 送方式的、例如3GPP (Third Generation Partnership Project,第三代合作伙伴计划)中的HSDPA (High Speed Downlink Packet Access,高速下行分 组接入)方式。在HSDPA方式中，不仅采用了 QPSK解调方式，而且还 采用了 16值QAM等低调制方式，而且还要求扩散率极小的高速数据传 送。为了应对上述要求，需要严格控制通信终端装置的接收侧的解调精 度。例如，以往可以是15 20%左右的EVM (Error Vector Magnitude,误 差向量幅度)，但在HSDPA方式中却需要5。％以下的EVM。对于这种高 精度的解调，使用模拟信道滤波器是难以实现的。例如，由于构成模拟信 道滤波器的部件存在特性偏差或老化，因而并不容易将EVM维持在5% 以下。因此，想到了将信道滤波器用数字滤波器构成并设置在A/D转换器的 后级的方法。如果是数字滤波器，则由于部件不发生特性偏差或老化，因 而可进行高精度的解调。图3示出了将数字滤波器作为信道滤波器的例子。在图3中，与图1 等同的部分以相同标号进行表示。图3示出了将图1中的信道滤波器205、 206分别置换为数字滤波器 (DLPF) 217、 218并将它们配置在A/D转换器215、 216的后级的例子。 这里，基于数字处理的信道滤波器被设为低通滤波器，但也可以是用于消 除直流偏移的高通滤波器。另外，也可以考虑将用于防止随A/D转换而发 生的混叠的低通滤波器留在A/D转换器215、 216的前级。图4示出了数字滤波器217、 218的频率特性的例子。如图4所示，所 述数字滤波器具有如下频率特性使应接收的期望信道的频带尽可能原样 地通过，对包括相邻信道在内的剩余信道的频带进行抑制。为了将EVM 抑制得较小，通常需要使频率特性无穷接近于根升余弦滚降特性，目前这 种设计是可能的。图5A及图5B示出了通过具有图4所示频率特性的数字滤波器时的期 望波和相邻信道的干扰波的电平变化的例子。如图5A所示，即使在数字 信道滤波器217、 218的输入侧，相邻信道的干扰波与期望波相比非常大 的情况下，在通过数字信道滤波器217、 218以后，如图5B所示，干扰波也由于其频率特性而被大幅度抑制，从而与期望波相比干扰波的电平变如上所述，在数字信道滤波器217、 218的前后，干扰波的电平变化 很大。当将被抑制了干扰波的数字I信号、Q信号输入图2的数字信号处 理电路100中时，数字振幅计算器303使用积累了比A/D转换器215、 216 之后的干扰波小很多的干扰波的值来计算平均振幅。这意味着计算得到的 平均振幅与基准振幅的差比实际小。结果，在数字信号处理电路100中生 成过大的增益控制数据，从而VGA的增益变得过大。此时的问题在于A/D转换器215、 216的输入的振幅由于相邻信道的 干扰波而脱离了 A/D转换器215、 216的合适的输入范围。如果发生这种 状况，则不能期待A/D转换器215、 216正常动作，结果也不能作为接收 机而正常地发挥功能。此外，专利文献1公开的接收机为了进行AGC控制，检测数字信道 滤波器的输入信号的平均振幅，并根据检测到的平均振幅与基准值的差来 生成AGC控制信号，而并不是检测数字信号滤波器的输出信号的平均振 幅来执行AGC控制。本发明的目的在于，提供一种接收振幅校正电路和接收振幅校正方法 以及使用它们的接收机，该接收振幅校正电路将数字信道滤波器用作信道 滤波器，并且即使在根据该数字信号滤波器的输出信号的平均振幅来进行 AGC控制的情况下，也使A/D转换器正常动作，从而可维持作为接收机的功能。 发明内容产生现有技术中的上述问题的原因在于在存在期望波以及期望波以 外的干扰波的情况下，数字信道滤波器的输入输出电平不一致或者不具有 规定电平差。因此，在本发明中，采用数字信道滤波器的输入输出电平在 平均上基本一致或者具有规定电平差的结构。本发明的接收振幅校正电路适用于下述的接收机，该接收机包括 A/D转换部，将接收模拟信号转换为数字信号；频带限制部，进行所述数字信号的频带限制；数字信号处理部，在所述频带限制后，进行数字信号 处理；以及增益控制部，基于所述数字信号处理部中的信号电平来进行用于接收模拟信号的电平控制的增益控制。该接收振幅校正电路的特征在 于，包括校正部，其进行校正，以使频带限制部之前之后的数字信号振幅 在平均上相等或者为规定差。本发明的接收振幅校正方法适用于下述的接收机，该接收机执行以下步骤将接收模拟信号转换为数字信号；通过频带限制部对所述数字信号 进行频带限制；在所述频带限制后，通过数字信号处理部进行数字信号处 理；以及基于所述数字信号处理部中的信号电平来进行用于所述接收模拟 信号的电平控制的增益控制。该接收振幅校正方法的特征在于，包括进行 校正以使频带限制部之前之后的数字信号振幅在平均上相等或者为规定差 的校正步骤。本发明接收机的特征在于，其包括上述的接收振幅校正电路。 根据本发明，通过使数字信号的振幅在利用作为信道滤波器的数字信 道滤波器抑止干扰波的前后在平均上基本相等或者为固定差，能够在A/D 转换部的输入中，防止发生信号电平脱离A/D转换范围(A/D转换部的动 态范围)的问题。
图1是示出传统的直接转换式接收机的一个例子的框图； 图2是示出设置在图1所示基带电路的后级上的数字信号处理电路的 框图；图3是示出传统的直接转换式接收机的另一例子的框图； 图4是示出图3所示数字低通滤波器的频率特性的图； 图5A以及图5B是示出图3所示数字低通滤波器的前后的信号电平变 化的图；图6是示出本发明实施方式的接收机的结构的框图；图7A 图7C是示出图6的电路中的各部分的信号的电平的图；图8是示出本发明另一实施方式的接收机的结构的框图。下面使用附图来说明本发明的实施方式。图6是示出本发明接收振幅校正电路的实施方式的框图，可以应用于图3所示的接收机。接收振幅校正电路包括振幅计算电路101 (第一计算部)，其将图3所示的作为信道滤波器的数字低通滤波器(DLPF) 217、 218跟前(输入)的I数据、Q 数据作为输入，计算它们的平均振幅；以及振幅计算电路102 (第二计算 部)，其将紧接数字低通滤波器(DLPF) 217、 218之后(输出)的I数 据、Q数据作为输入，计算它们的平均振幅。计算平均振幅的时间段优选 使用作为构成通信帧的最小单位的时隙，但不限于此。振幅计算电路101、 102的输出被输入至增益差计算电路103 (计算 部)。增益差计算电路103根据在振幅计算电路101、 102中算出的平均 振幅，算出乘法器104、 105的乘数a。在乘法器104、 102中，将乘数a 分别与信道滤波器217、 218的各个输出相乘，并将这些相乘结果作为数 字I信号、Q信号而导出至数字信号处理电路。上述以外的结构可以与图 3的结构相同，这里省略其详细说明。另外，数字信号处理电路也可以与 图2所描述的数字信号处理电路100相同。也可以将振幅计算电路101和 102、增益差计算电路103、乘法器104和105统称为校正部。另外，也可 以将增益差计算电路103、乘法器104和105统称为振幅校正部。在所述的结构中，将包含在一个时隙中的I数据、Q数据的采样数分 别设为N，将信道滤波器217、 218跟前的I采样值、Q采样值分别设为 Iinj、 Qinj，将紧接信道滤波器217、 218之后的I采样值、Q采样值分别设 为Ioutj、 Qoutj。在此情况下，某一时隙中的信道滤波器217、 218之前、 之后的平均振幅Ain、 Aout通过下式(1) 、 (2)表示。二(1)(2)增益差计算电路103使用这些平均振幅Ain、 Aout来计算在下一个时 隙中采用的乘法器104、 105的乘数a。乘数ce可通过下式(3)来表示。"=(3)在下一个时隙，在乘法器104、 105中，将算出的乘数a与信道滤波 器217、 218的各个输出相乘。这些相乘结果作为数字I信号、Q信号而输 出至数字信号处理电路。艮口，计算信道滤波器217、 218跟前的平均振幅与紧接计算信道滤波 器217、 218之后的平均振幅之比(Ain/Aout)的倒数(Aout/Ain)，来作 为乘数ce，并将所述乘数ce与信道滤波器217、 218的输出相乘。因此，即 使不能制止时隙之间微小的波动，也可以使信道滤波器217、 218跟前的 振幅与紧接乘法器104、 105之后的振幅基本为相同的值。此外，如果代 替乘数ce而使用aXk (k为大于等于1的常数)来进行乘法运算，则可以 赋予与常数k相对应的规定电平差。图7A 图7C示出了图6所示电路中的期望波和干扰波的电平变化。 图7A示出了数字信道滤波器217、 218跟前(输入)的期望波和干扰波的 电平；图7B示出了紧接数字信道滤波器217、 218之后(输出)的期望波 和干扰波的电平；图7C示出了通过乘法器104、 105进行电平校正后的数 字信号的电平。图8是本发明接收振幅校正电路的另一实施方式的框图，与图6等同 的部分以相同标号进行表示。与先前的实施方式一样，在振幅计算电路101 (第一计算部)中计算信道滤波器217、 218跟前的I数据、Q数据的 平均振幅。本实施方式与先前的实施方式的区别在于在振幅计算电路102 (第二计算部)中计算紧接乘法器104、 105之后的I数据、Q数据的平均振幅。由这些振幅计算电路101、 102算出的平均振幅被输入至增益差计算电路103 (乘数计算部)，由增益差计算电路103计算赋予乘法器104、 105的乘数a。由乘法器104、 105将该乘数a分别与信道滤波器217、 218 的各个输出相乘，并将这些相乘结果作为数字I信号、Q信号而导出至数 字信号处理电路(图2)。其他结构与图3相同。此外，也可以将振幅计 算电路101和102、增益差计算电路103、乘法器104和105统称为校正 部。在所述的结构中，与先前的实施方式相同，将计算平均振幅的平均区 间设为作为通信帧的最小单位的时隙，将数字信道滤波器217、 218跟前 的I采样值、Q采样值分别设为Iinj、 Qinj，并将紧接乘法器104、 105之 后的I采样值、Q采样值分别设为Ioutj、 Qoutj。某一时隙中的数字信道滤 波器217、 218跟前以及紧接乘法器104、 105之后的平均振幅Ain、 Aout 与上式(1) 、 (2)相同。在增益差计算电路103中，当将在下一个时隙中采用的乘法器104、 105的乘数设为a，将上一个时隙的乘数设为qlJ寸，乘数o;以下式(4)表 示。(4)由此，在该时隙中，通过乘法器104、 105将所述乘数ce与数字滤波 器217、 218的输出相乘，并将这些乘法结果作为数字I信号、Q信号导出 至数字信号处理电路。如上所述，在本实施方式中，尽管不能制止时隙间微小的波动，但也 能够使数字信道滤波器跟前的振幅与紧接乘法器之后的振幅基本相同。此 外，也可以代替乘数a而将在o;上乘以常数k的值aXk作为乘数。此时，可以对滤波器跟前和紧接乘法器之后的各个电平赋予与常数k相对应的规 定的电平差。因此，在本实施方式中，信道滤波器也可以使抑止干扰波之前之后的 振幅在平均上基本相同或者为规定的常数倍。如果在图2的数字信号处理 电路100的前级设置这种功能来进行电平校正，则可在A/D转换器215、 216 (图3)的输入中，防止信号电平脱离A7D转换范围的问题。
权利要求
1.一种接收机中的接收振幅校正电路，所述接收机包括A/D转换部，将接收模拟信号转换为数字信号；频带限制部，进行所述数字信号的频带限制；数字信号处理部，在所述频带限制后，进行数字信号处理；以及增益控制部，基于所述数字信号处理部中的信号电平来进行用于所述接收模拟信号的电平控制的增益控制，该接收振幅校正电路的特征在于，包括校正部，其进行校正，以使频带限制部之前之后的数字信号振幅在平均上相等或者为规定差。
2. 根据权利要求1所述的接收振幅校正电路，其特征在于， 所述校正部，包括第一计算部，计算所述频带限制部跟前的平均振幅； 第二计算部，计算紧接所述频带限制部之后的平均振幅；以及 振幅校正部，对所述频带限制部跟前的平均振幅与紧接所述频带限制部之后的平均振幅进行比较，并根据该比较结果来进行紧接所述频带限制部之后的振幅的校正。
3. 根据权利要求2所述的接收振幅校正电路，其特征在于，所述振幅校正部，包括计算部，计算所述频带限制部跟前的平均振幅与紧接所述频带限制部之后的平均振幅之比的倒数；以及乘法器，将所述比的倒数或者该倒数的规定倍数与所述频带限制部的 输出相乘。
4. 根据权利要求1所述的接收振幅校正电路，其特征在于，所述校正部，包括设置在紧接所述频带限制部之后的乘法器； 第一计算部，计算所述频带限制部跟前的平均振幅； 第二计算部，计算紧接所述频带限制部之后的平均振幅；以及乘数计算部，对所述频带限制部跟前的平均振幅与紧接所述乘法器之 后的平均振幅进行比较，并根据该比较结果来计算所述乘法器的乘数。
5. 根据权利要求4所述的接收振幅校正电路，其特征在于， 所述乘数计算部计算所述频带限制部的所述跟前的平均振幅与所述紧接所述乘法器之后的平均振幅之比的倒数，并向所述比的倒数或者该倒数 的规定倍数乘以前一个平均区间的乘数，来作为该平均区间的乘数。
6. 根据权利要求1至5中任一项所述的接收振幅校正电路，其特征在于，所述校正部将作为通信帧的最小单位的时隙作为平均区间。
7. —种接收机中的接收振幅校正方法，所述接收机执行以下步骤将接收模拟信号转换为数字信号； 通过频带限制部对所述数字信号进行频带限制； 在所述频带限制后，通过数字信号处理部进行数字信号处理；以及 基于所述数字信号处理部中的信号电平来进行用于所述接收模拟信号 的电平控制的增益控制，所述接收振幅校正方法的特征在于，包括进行校正以使所述频带限制部之前之后的数字信号振幅在平均上 相等或者为规定差的校正步骤。
8. 根据权利要求7所述的接收振幅校正方法，其特征在于， 所述校正步骤对所述频带限制部跟前的平均振幅与紧接所述频带限制部之后的平均振幅进行比较，并根据该比较结果来进行紧接所述频带限制 部之后的振幅的校正。
9. 根据权利要求8所述的接收振幅校正方法，其特征在于， 所述校正步骤计算所述频带限制部的所述跟前的平均振幅与所述紧接所述频带限制部之后的平均振幅之比的倒数，并将所述比的倒数或者该倒 数的规定倍数与所述频带限制部的输出相乘。
10. 根据权利要求7所述的接收振幅校正方法，其特征在于， 所述校正步骤对所述频带限制部跟前的平均振幅与紧接乘法器之后的平均振幅进行比较，并根据该比较结果来计算所述乘法器的乘数，所述乘 法器紧接在所述频带限制部之后设置。
11. 根据权利要求IO所述的接收振幅校正方法，其特征在于， 计算所述频带限制部的所述跟前的平均振幅与所述紧接在所述乘法器之后的平均振幅之比的倒数，并向所述比的倒数或者该倒数的规定倍数乘 以前一个平均区间的乘数，来作为该平均区间的乘数。
12. 根据权利要求7至11中任一项所述的接收振幅校正方法，其特征 在于，所述校正步骤将作为通信帧的最小单位的时隙作为平均区间。
13. —种接收机，其特征在于，包括权利要求1至6中任一项所述 的接收振幅校正电路。
全文摘要
振幅计算电路(101、102)分别计算数字信道滤波器(217、218)的输入平均电平、输出平均电平，增益差计算电路(103)计算输入电平与输出电平的增益差来作为乘数α，以使它们的差为0或者为固定差。乘法器(104、105)将乘数α与数字信道滤波器(217、218)的输出相乘，并将该相乘结果作为校正后的数字信号而输出至后级的数字信号处理电路。
文档编号H04B1/16GK101263659SQ200680033948
公开日2008年9月10日 申请日期2006年9月14日 优先权日2005年9月14日
发明者市原正贵 申请人:日本电气株式会社