专利名称：一种视频目标发生装置的制作方法
技术领域：
本发明涉及视频目标生成技术，具体地说是一种视频目标发生装置。
背景技术：
目标跟踪是图像处理技术中较热门的 一个领域。近年来各种目标跟踪 技术层出不穷，这些新技术被有效的应用到若干视频处理系统中。 一般来 说，视频处理系统的跟踪器是以输入的视频图像(包括电视图像、红外图 像等)作为目标的提取媒介并加以跟踪。对于一套视频处理系统来说，在
研制的前期测试其性能的一种有效方法是:通过目标发生器生成包含目标 信息的视频作为输入，对目标跟踪的状况加以标记，输出跟踪结果。为了 有利于系统开发，应加设一种简单易用的前期跟踪性能测试模块，但这种 技术方案目前还未见报道。
发明内容
本发明的目的在于提供能被应用在目标跟踪算法验证与视频设备信号 检测等领域、更有利于系统开发、成本更低的视频目标发生装置。
本发明的技术方案包括主控模块，通过串行通讯接口与上位机信息 交互，通过数据总线向视频信号产生模块写入数据对视频信号产生模块进 行初始化；为目标信息叠加模块指定工作状态；
视频信号产生模块，按照配置要求生成行场同步信号消隐信号和复合 同步信号，输出不同制式的视频信号分量；经过驱动电路进行放大、增加 驱动能力后作为目标信息叠加模块的输入；
目标信息叠加模块，由现场可编程逻辑门阵列和视频叠加模块构成， 现场可编程逻辑门阵列以行场消隐信号或同步信号作为时序基础，生成目 标信息送至视频叠加模块；视频叠加模块接收复合同步信号，进行目标的 生成；生成的目标视频信息输出至外围电路，作为待检测设备的视频输入。
可编程逻辑门阵列由l2C数据存取模块、字符信息生成模块、目标信 息生成模块、数据通讯控制模块组成，fc数据存取模块通过^C控制总线 读入来自主控模块的控制信息，将所述控制信息送至字符信息生成模块，用来生成字符信息；目标信息生成模块以行场消隐信号为时序基础，生成 目标信息及自检信号，结合字符信息分别提供给视频叠加模块和主控模块;
数据通讯控制模块输出一方面给主控模块，用于信息交互；另一方面接至 跟踪系统，用于测试。 本发明优点如下
1. 本发明可以用于作为前期跟踪性能测试模块，釆用本发明可以更有 利于系统开发。
2. 本发明具有完备的系统自检功能，具有较高的稳定性。
3. 本发明能够快速高效的生成模拟目标信息，能够集成到许多高速视 频处理系统中。
4. 适用范围较为广泛。本发明作为模拟视频目标生成模块，系统硬件 成本较低，可集成到多种视频处理系统中。
图l为本发明电路结构示意图。
图2为现场可编程逻辑门阵列内部逻辑功能框图。
具体实施例方式
参见图1,视频目标发生装置由主控模块MCU、视频信号产生模块(本 实施例采用74act715)和目标信息叠加模块组成，其中
主控模块MCU,釆用80C196,通过串行通讯接口与上位机信息交互， 通过数据总线向视频信号产生模块内的配置寄存器写入数据对视频信号产
生模块进行初始化；为目标信息叠加模块指定工作状态；
视频信号产生模块，按照配置要求生成行场同步信号,消隐信号和复合
同步信号，输出不同制式的视频信号分量；经过驱动电路进行放大、增加 驱动能力后作为目标信息叠加模块的输入；
目标信息叠加模块，由现场可编程逻辑门阵列FPGA和视频叠加模块 构成，现场可编程逻辑门阵列FPGA以行场消隐信号或同步信号作为时序 基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号， 进行目标的生成；生成的目标视频信息输出至外围电路，按CCIR体制调
整输出电位，作为待检测设备的视频输入。
视频信号产生模块可以通过不同的寄存器配置输出不同制式的视频信
号分量，其中可选择的制式包括PAL、 NTSC或SECAM;可选择输出的视 频信号分量包括行场同步信号、行场消隐信号、复合同步信号等。图2为在可编程逻辑门阵列FPGA中实现目标生成逻辑单元的顶层描 述框图，由I2C数据存取模块、字符信息生成模块、目标信息生成模块、
数据通讯控制模块组成，i2c数据存取模块通过fc控制总线读入来自主控
模块MCU的控制信息，将所述控制信息送至字符信息生成模块，用来生 成字符信息；目标信息生成模块以行场消隐信号为时序基础，生成目标信 息及自检信号，结合字符信息分别提供给视频叠加模块和主控模块，主控模 块可通过自检信号判断系统的运行状态；数据通讯控制模块输出 一方面给 主控模块，用于信息交互；另一方面接至跟踪系统，用于测试。
工作过程上电复位后，主控模块MCU对视频信号产生模块进行初 始化配置。而后，视频信号产生模块输出的行场消隐信号进入现场可编程 逻辑门阵列FPGA中。按照不同控制要求，现场可编程逻辑门阵列FPGA 以行场消隐信号作为时序基础进行目标视频叠加。现场可编程逻辑门阵列 FPGA具有高度的实时性，釆用本发明可高效率地获得模拟视频目标。
权利要求
1. 一种视频目标发生装置，其特征包括主控模块(MCU)，通过串行通讯接口与上位机信息交互，通过数据总线向视频信号产生模块写入数据对视频信号产生模块进行初始化；为目标信息叠加模块指定工作状态；视频信号产生模块，按照配置要求生成行场同步信号消隐信号和复合同步信号，输出不同制式的视频信号分量；经过驱动电路进行放大、增加驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列(FPGA)和视频叠加模块构成，现场可编程逻辑门阵列(FPGA)以行场消隐信号或同步信号作为时序基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号，进行目标的生成；生成的目标视频信息输出至外围电路，作为待检测设备的视频输入。
2. 根据权利要求l所述视频目标发生装置，其特征是视频信号产生 模块输出的制式包括PAL、 NTSC或SECAM;视频信号分量包括行场同步 信号、行场消隐信号、复合同步信号。
3. 根据权利要求l所述视频目标发生装置，其特征是可编程逻辑门 阵列(FPGA)由lt数据存取模块、字符信息生成模块、目标信息生成模 块、数据通讯控制模块组成，^C数据存取模块通过^C控制总线读入来自 主控模块(MCU)的控制信息，将所述控制信息送至字符信息生成模块， 用来生成字符信息；目标信息生成模块以行场消隐信号为时序基础，生成 目标信息及自检信号，结合字符信息分别提供给视频叠加模块和主控模块; 数据通讯控制模块输出一方面给主控模块，用于信息交互；另一方面接至 跟踪系统，用于测试。
全文摘要
本发明公开一种视频目标发生装置。包括主控模块，通过串行通讯接口与上位机信息交互，通过数据总线对视频信号产生模块进行初始化，为目标信息叠加模块指定工作状态；视频信号产生模块，输出不同制式的视频信号分量，经过驱动电路放大、增加驱动能力后作为目标信息叠加模块的输入；目标信息叠加模块，由现场可编程逻辑门阵列和视频叠加模块构成，前者以行场消隐信号或同步信号作为时序基础，生成目标信息送至视频叠加模块；视频叠加模块接收复合同步信号后进行目标的生成；生成的目标视频信息作为待检测设备的视频输入。采用本发明有利于系统开发，成本更低，可以作为通用模块被广泛应用在各种需要生成模拟目标的视频系统中。
文档编号H04N7/18GK101426127SQ20071015786
公开日2009年5月6日 申请日期2007年10月31日 优先权日2007年10月31日
发明者佟新鑫, 帆 张, 栗霄峰, 旭 王 申请人:中国科学院沈阳自动化研究所