固态成像设备、固态成像设备驱动方法以及成像设备的制作方法

专利名称：固态成像设备、固态成像设备驱动方法以及成像设备的制作方法
技术领域：
本发明涉及固态图像拾取设备、用于驱动固态图像拾取设备的方法以及图像拾取装置。具体地，本发明涉及其中在用于单元像素以矩阵形式的布 置的每列中布置模数转换电路(在下文中，缩写为ADC(Analog-Digital Converter))(即，其中安装了列并行ADC )的固态图像拾取设备，用于驱动 该固态图像拾取设备的方法以及使用该固态图像拾取设备的图像拾取装置。
背景技术：
已经报告了如下的技术其中，在安装了列并行ADC的固态图像拾取设 备(例如，CMOS图像传感器)中，在将自单元像素输出的模拟信号与基准 电压相比较、并且基于该比较结果将模拟信号转换为数字信号的ADC中使用 了上/下计数器，从而使得抵消单元像素复位时输出的复位电平的偏置(offset) 值的操作便利。图11是示出根据现有技术示例的、安装了列并行ADC的CMOS图像传 感器100的配置的框图。在图11中，单元像素101具有光电二极管和像素级的放大器(in-pixd amplifier),并且将其二维地布置为矩阵形式，由此配置像素阵列部分102。 对于像素阵列部分102中像素的n行m列布置，每条行控制线103(103-1 ~103- n)布置在相应一行中，并且每条列控制信号线104(104-1 ~ 104-m)布置在 相应一列中。经由行控制线103-1 ~103-n，通过4亍扫描电路105执行对于像 素阵列部分102的行寻址或列扫描的控制。对于每条列信号线104-1 ~104-m,将列处理电路106布置在列信号线104- 1 ~ 104-m之一的一端侧上。通过具有比较电路107、上/下计数器108、 传输开关109以及存储器电路110来配置列处理单元106。在列 处理电路106中，比较电路107执行所选择的行(其经由相应一根 列信号线104-1 ~ 104-m而获得)的相应一个单元像素101的输出信号与数模 转换电路(在下文中，缩写为DAC(Digital-Analog Converter)) 111生成的基准电压Vref之间的量值比较。DAC 111基于与主时钟MCK同步操作的时序 控制电路112提供的控制信号CS1和时钟信号CKS生成基准电压Vref。时序控制电路112提供的控制信号CS2控制上/下计数器108的操作。上 /下计数器108与时钟CK同步地执行上计数或下计数，并且根据比较电路107 的输出Vco的变化来停止计数。时序控制电路112提供的控制信号CS3控制 传输开关109以使得传输开关109导通(开启)/截止(关断)，并且将上/下计数 器108的计数器值传输至存储器电路110。使用列扫描电路113、通过列扫描 将保持在存储器电路110中的计数器值顺序读取至水平输出线114,并且其作 为图像拾取数据而被获得。接下来，参考图12中所示的时序图描述根据现有技术的示例的、具有上 述配置的CMOS图像传感器100的操作。在第一读取操作中读取单元像素101的复位分量AV。复位分量AV包含 作为偏置的、具有固定模式并且在单元像素101之中变化的噪声。然而，由 于复位分量AV的变化通常较小，并且复位电平对于所有的像素都是公共的， 因此列信号线104-1 ~ 104-m的信号电压Vx是近似已知的。因此，在复位分量AV的第一读取的情况下，可以通过调整基准电压Vref 来减小比较电路107中的比较时间段。关于复位分量AV的读取，上/下计数 器108与时钟CK同步地执行下计数，并且持续计数，直到比较电路107的 输出Vco改变为止。在比较电路的输出Vco改变以及计数停止的情况下的计 数器值对应于AV。虽然在第二读取中读取单元像素101的信号分量Vsig,但是在这种情况 下，除了该信号分量Vsig之外，偏差分量AV也被包含在读取值之中。在第 二读取中，上/下计数器108与时钟信号同步地执行上计数，并且持续计数， 直到比较电路107的输出Vco改变为止。因此上计数获得的计数器值对应于信号分量Vsig与偏差分量AV之和， 因此通过从第二读取的结果中减去第一读取的结果而得到的值对应于信号分 量Vsig。换言之，通过上计数从执行第一读取之前提供的初始计数器值获得 的值对应于信号分量Vsig。这对应于其中抵消了偏差分量的相关双采样 (CDS，correlated double sample)的4喿作。在安装了列并行ADC的CMOS图像传感器100中，期望AD转换的分 辨率很高。相反，在具有大量入射光的单元像素中，散粒噪声所导致的随机噪声是显著的，而执行高分辨率AD转换的必要性并不很大。对于入射光量 较小以及单元像素101的输出的幅值较小的情况下，高分辨率AD转换是特 别需要的。在安装了列并行ADC的上述CMOS图像传感器中，根据现有技术的示 例，当要增加AD转换的分辨率时，对于上/下计数器108的计数操作所必要 的时钟数增加。例如，当要执行10位AD转换时，需要21()个时钟(=1024个 时钟)。此外，当要执行12位AD转换(其通过向10位添加2位来实现)时， 需要212个时钟(=4096个时钟)。换言之，时钟的需求数量为分辨率的指数级， 并且难于同时实现高分辨率AD转换与AD转换的速度提高。因此，本发明目的是提供能够以高速执行高分辨率AD转换的固态图像 拾取设备，用于驱动该固态图像拾取设备的方法以及图像拾取装置。发明内容为了实现上述目的，本发明采用如下的配置在具有像素阵列部分(其 中，以矩阵形式二维地布置包含光电转换元件的单元像素，并且其中，将每 条列信号线布置在用于单元像素以矩阵形式的布置的相应一列中)以及具有 行扫描部件(用于基于逐行地选择性控制像素阵列部分的各自单元像素)的 固态图像拾取设备中执行AD转换操作，所述AD转换操作包含将从行扫 描部件经由相应一根列信号线选择性控制的行的相应一个单元像素输出的模 拟信号与具有相同梯度的斜坡的多个第一基准电压的任意之一相比较；将具 有与第 一基准电压的斜坡的梯度不同的梯度的斜坡的第二基准电压和多个第 一基准电压的所述之一相比较；使用根据比较结果的计数量来执行计数操作； 以及将该计数操作获得的计数器值提供为数字信号。在具有上述配置的固态图像拾取设备中，使用n个第一基准电压作为具 有斜坡的基准电压，并且使用从所述第一基准电压之中选择的基准电压来执 行电平确定，以使得该基准电压适宜于模拟信号的信号电平，由此可将AD 转换所需的时间降低，以使得其为使用单个基准电压情况下的时间的1/n。特 别地，除了 n个第一基准电压之外，还使用了具有与所述第一基准电压的斜 坡的梯度不同的梯度的斜坡的第二基准电压。另外，包含了第一和第二比较 部件，并且通过比较部件和计数部件的各自操作来执行AD转换的操作，由 此可以高速地执行高分辨率AD转换，而不依赖于所述n个第一基准电压的偏置的精度。根据本发明，可以减少AD转换所需的时间，并且可以高速地执行高分辨率AD转换，而不依赖于所述n个第一基准电压的偏置的精度。由于可以 高速地执行高分辨率AD转换，因此可以高帧速地获得高品质图像。


图1是示出根据本发明第一实施例、安装了列并行ADC的CMOS图像 传感器的配置的框图。图2包含说明AD转换的原理的示意图(部分1 )。 图3包含说明AD转换的原理的示意图(部分2)。图4是为说明根据第一实施例的CMOS图像传感器的电路操作而提供的 时序图。图5是示出入射光量与噪声电平之间关系的图形。图6是示出根据本发明第二实施例、安装了列并行ADC的CMOS图像 传感器的配置的框图。图7是为说明根据第二实施例的CMOS图像传感器的电路操作而提供的 时序图。图8是示出偏置生成电路的配置的一个示例的框图。图9包含为说明偏置生成电路的电路操作而提供的时序图。图10是示出根据本发明的图像拾取装置的配置的一个示例的框图。图11是示出根据现有技术的示例、安装了列并行ADC的CMOS图像传感器的配置的框图。图12是为说明根据现有技术的示例的CMOS图像传感器的电路操作而提供的时序图。
具体实施方式
以下参考附图详细描述本发明的实施例。 [第一实施例]图1是示出根据本发明第一实施例的固态图像拾取设备(例如，安装了 列并行ADC的CMOS图像传感器)的配置的框图。如图1中所示，根据该实施例的CMOS图像传感器10通过具有其中以矩阵形式二维布置包含光电转换元件的大量单元像素11的像素阵列部分12,
并且还具有在像素阵列部分12附近作为驱动系统和信号处理系统的行扫描电路13、基准电压生成电路14、列处理电路15、列扫描电路16、水平输出线17以及时序控制电路18来配置。
在该系统配置中，时序控制电路18基于主时钟MCK生成用作行扫描电路13、基准电压生成电路14、列处理电路15、列扫描电路16等的操作基准的时钟信号CK、控制信号CS1 CS3等，并且将时钟信号CK、控制信号CS1 CS3等提供至行扫描电路13、基准电压生成电路14、列处理电路15、列扫描电路16等。
作为每个单元像素ll，虽然这里省略了图示，但是可以使用除了光电转换元件(例如，光电二极管)之外还具有例如三个晶体管配置(其具有传
(floating diffusion,浮空扩散)单元；复位晶体管，其控制FD单元的电势；以及放大器晶体管，其根据FD单元的电势输出信号)的单元像素，具有四个晶体管配置(其另外单独具有选择晶体管，用于执行像素选择)的像素等。
在像素阵列部分12中，对于单元像素11的n行m列布置，每条行控制线21(21-1 ~ 21-n)布置在相应一个像素行中，并且每条列控制信号线22(22-1 ~ 22-m)布置在相应一个像素列中。每条行控制线21-l~21-n的一端连接至行扫描电路13的、与各行相对应的相应一个输出端。使用移位寄存器或地址译码器来配置行扫描电路13，并且其经由行控制线21-1 -21-n对像素阵列部分12执行行寻址或行扫描的控制。
基准电压生成电路14使用例如DAC (数模转换电路)作为用于生成基准电压Vref的部件，其中所述基准电压Vref的波形具有电平随着时间流逝而逐步变化的斜坡(梯度)。基准电压生成电路14通过具有DAC 141和142来配置，所述DAC 141和142在时序控制电路18提供的控制信号CS1的控制下，基于时序控制电路18提供的时钟CK生成具有不同梯度的斜坡的多种类型(例如，两种类型)的基准电压Vref。注意，用于生成其波形具有斜坡的基准电压Vref 1 Vref 5的部件不限于DAC。
DAC 141生成具有相同梯度的斜坡(例如，下降斜坡)并且具有不同偏置的多个基准电压，例如，四个基准电压Vref 1 Vref 4。相反，DAC 142在时序控制电路18提供的控制信号CS1的控制之下，生成具有与基准电压Vref1 Vref4的斜坡的梯度不同的梯度的斜坡的基准电压Vref5，具体地，具有比基准电压Vref 1 Vref4的斜坡的梯度更高的梯度的斜坡，例如，具有上升斜坡。
例如，在像素阵列部分12的相应一个像素列(即，对于相应一根列信号线22-1 ~22-m)中提供每个列处理电路15。列处理电路15具有如下的功能其用作AD转换(模数转换)部件，用于将为相应一列而从像素阵列部分12的相应一个单元像素11输出的输出电压(模拟信号)Vx转换为数字信号。像素阵列12的相应一个像素列中提供的所有各自列处理电路15都具有相同的配置。
注意，列处理电路15配置为能够选择性地执行对应于各自操作方式的AD转换的操作，所述操作方式包含通常帧速方式，其使用读取与所有单元像素ll有关的信息的逐级扫描方案；以及高速帧速方式，在其中，与通常帧速方式的情况相比较,单元像素11的曝光时间被设置为1/N,并且帧速增大N倍(例如，两4咅)。
在时序控制电路18提供的控制信号CS2和CS3的控制之下，执行通常帧速方式与高速帧速方式之间的方式切换。另外，从外部系统控制器(未示出)将用于各自操作方式(包含通常帧速方式和高速帧速方式)之间的切换的指令信息提供给时序控制电路18。
(列处理电路)
这里，具体描述列处理电路15的配置细节。
列处理电路15由具有基准电压选择电路31、比较电路32和33、用作计数部件的上/下计数器(在附图中，U/DCNT)、传输开关35以及存储器电路36来配置。
例如，基准电压选择电路31将DAC 141生成的四个基准电压Vrefl ~Vref4作为输入。基准电压选择电路31基于比较电路32的比较输出Vcol来选择四个基准电压Vrefl ~ Vref4中的任何之一。并且将其作为比较电路32的比较基准电压提供至比较电路32。
比较电路32将经由相应一根列信号线22-1 ~ 22-m、从像素阵列部分12的每个单元像素11提供的输出电压Vx与基准电压选择电路31选择的基准电压Vref 1 ~ Vref4中的任何一个相比较。例如，当其波形具有下降斜坡的基准
10电压Vrefl ~ Vref4之一变得高于输出电压Vx时，比较输出Vcol被设置在有效("H"电平)状态。当基准电压Vrefl ~ Vref4之一变得等于或小于输出电压Vx时，比较输出Vcol被设置在无效("L"电平)状态。
比较电路33将基准电压选择电路31选择的基准电压Vrefl ~ Vref4之一与DAC 142生成的基准电压Vref5相比较。例如，当其波形具有下降斜坡的基准电压Vrefl ~ Vref4变得高于其波形具有上升斜坡的基准电压Vref5时，比较输出Vco2被设置在有效状态中。当基准电压Vrefl ~ Vref4变得等于或小于基准电压Vref5时，比较输出Vco2被设置在无效状态中。
在将时钟CK提供至DAC 141和142的同时，在时序控制电路18提供的控制信号CS2的控制之下将时钟CK从时序控制电路18提供至上/下计数器34。该上/下计数器34与时钟CK同步地执行下(DOWN)计数或上(UP)计数。并且根据比较电路32和33的各自比较输出Vcol和Vco2的逻辑("H"电平/ "L"电平)来切换计数量。计数量根据基准电压Vrefl-Vref4的斜坡的梯度与基准电压Vref5的斜坡的梯度的比率而定。
如上所述，本发明特征在于同时使用了具有多个比较电路(本例中为两个比较电路32和33 )的列处理电路15以及具有不同梯度的斜坡的多种类型的基准电压(例如，基准电压Vrefl ~ Vref4和基准电压Vref5 )。通过比较电路32和33以及上/下计数器34的各自操作来执行将像素阵列部分12的每个单元像素11的输出电压Vx转换为数字信号的AD转换。
(AD转换的原理)
这里，参考图2描述根据本实施例的AD转换的原理。注意，在图2中，将基准电压选择电路31选择的基准电压Vrefl ~ Vref4中的任何一个示出为基准电压Vrefa,而将DAC 142生成的基准电压Vref5示出为基准电压Vrefb。
斜坡的信号。这里，假设在基准电压Vrefl的梯度为-1的情况下的基准电压Vrefb的梯度为n。基准电压Vrefa从偏置电压Voa以梯度-1变化。比较电路32执行基准电压Vrefa与单元像素11的输出电压Vx之间的量值确定。通过该确定获得比较输出(比较结果)Vcol。相反，基准电压Vrefb从偏置电压Vob以梯度n变化。比较电路33执行基准电压Vrefb与另一基准电压Vrefa之间的量值确定。通过该确定获得比较输出Vco2。图2的部分(A)的示例中示出了如下的情况首先，发生比较电路32的比较输出Vcol从"H"电平到"L"电平的转变，然后，发生比较电路33的比较输出Vco2从"H，，电平到"L"电平的转变。为了获得输出电压Vx相对于偏置电压Vob的电平，通过在时间段1和时间段2中沿着基准电压Vre化的梯度以计数量+n执行计数、并且仅以与时间段中的时钟数相对应的次数在时间段2中沿着基准电压Vrefa的梯度以计数量+1执行计数来获得该电平。这里，在时间段l中的时钟数为N并且时间段2中的时钟数为M的情况下，作为输出电压Vx相对于偏置电压Vob的电平的Vx-Vob对应于nN+(n+l)M。
在图2的部分(B)的示例中，首先，发生比较电路33的比较输出Vco2从"H"电平到"L"电平的转变，并且然后，发生比较电路32的比较输出Vcol从"H"电平到"L"电平的转变。为了获得输出电压Vx相对于偏置电压Vob的电平，通过在时间段1中沿着基准电压Vrefb的梯度以计数量+n执行计数、
的梯度以计数量-1执行计数来获得该电平。
换言之，基准电压Vrefb在基准电压Vrefa交叉输出电压Vx之前交叉输出电压Vx，这意味着执行了太多次计数。由于此原因，以计数量-l执行计数。这里，在时间段l中的时钟数为N并且在时间段3中的时钟数为M的情况下，作为输出电压Vx相对于偏置电压Vob的电平的Vx-Vob对应于nN-M。
基于比较电路32的比较输出Vcol与比较电路33的比较输出Vco2的逻辑("H"电平/ "低"电平)状态执行上/下计数器34的计数量(+nZ+(n+iy-l)之间的切换。
具体地，在比较电路32和33的各自比较输出Vcol和Vco2两者均具有"H，，电平的情况下，该情况被认作为时间段1,并且计数器值被设置为+n。在仅比较电路33的比较输出Vco2具有"H"电平的情况下，该情况被认作为时间段2，并且计数器值被设置为+(n+l)。在仅比较电路32的比较输出Vcol具有"H"电平的情况下，该情况被认作为时间段3，并且计数器值被设置为-1。在比较电路32和33的各自比较输出Vcol和Vco2两者均具有"L，，电平的情况下，计数器值被设置为零。
下面具体描述AD转换的操作。首先考虑如下的情况当在第一读取中获得偏差分量AV时以及当在第二读取中获得信号分量Vsig与偏差分量AV之和时使用同一对基准电压，即，在第一读取或第二读取两者之中使用如图2中所示的基准电压Vrefa和基准电压Vrefb。
当执行从第二读取的结果中减去作为第一读取的结果的偏差分量AV(即，所谓的相关双采样(CDS))时，同时消除了作为变量(诸如，基准电压的偏置电压Voa和偏置电压Vob)影响AD转换的结果的分量以及比较电路32和33的延迟时间。
在这种情况下，可以在与使用高梯度的斜坡的AD转换(在现有技术中，其速度高，但是其分辨率低)的转换时间相对应的较短转换时间中获得与现有技术中使用低梯度的斜坡的AD转换(其速度低，但是其分辨率高)的分辨率相对应的高分辨率。
接下来考虑如下的情况当在第一读取中获得偏差分量AV时以及当在第二读取中获得信号分量Vsig和偏差分量AV之和时，偏置被添加至具有低梯度的基准电压。换言之，如图2的部分(c)中所示，考虑使用通过将偏置添加至基准电压Vrefa来获得基准电压Vrefc的情况。
在具有高梯度的基准电压Vrefb的斜坡电压范围满足单元像素11的输出电压Vx的输出范围的位置，上/下计数器34的操作结束。因此，当入射光量较大并且单元像素的输出的幅值较大时，不会发生具有低梯度的基准电压Vrefa与输出电压Vx之间的比较结果Vcol的转变。在输出电压Vx的这种情况下，基准电压被切换至通过向基准电压Vrefa添加偏置而获得的、具有偏置电压Vco并且具有与图2的部分(c)中所示的基准电压Vrefa的斜坡的梯度相同的梯度的斜坡的基准电压Vrefc。如上述情况中那样执行计数器值等的确定。
在这种情况下，虽然通过相关双采样(CDS)没有消除具有低梯度的斜坡的基准电压Vrefc的偏置值，但是通过使用具有高梯度的斜坡的基准电压Vrefb，在每个像素列中冲企测到了偏置值。虽然这种情况下的分辨率对应于现有技术中使用具有高梯度的基准电压Vrefb的AD转换的分辨率，但是由于可以使用与对上述高分辨率AD转换执行的控制相同的控制来执行基准电压之间的切换，因此这种情况适用于列并行处理。
总之，高速高分辨率AD转换应用于小输出信号幅值的情况(在该情况下尤其需要高分辨率)，即，应用于具有小入射光量的像素。相反，由于通常散粒噪声导致的随机噪声分量是显著的，并且相对低分辨率引起足够的结果(sufficient result),因此将低分辨率AD转换应用于具有大入射光量的像素。
13此外，可以列并行地对上/下计数器34执行计数量或控制的切换。
在该原理的以上描述中，作为示例描述了基准电压Vrefa拥有下降斜坡
斜坡的梯度的符号可以彼此相反。换言之，基准电压Vrefa可以具有上升斜 坡，而基准电压Vreft可以具有下降斜坡。另外，斜坡的梯度的符号可以相同。
这里，参考图3描述基准电压Vrefa和Vrefb的斜坡的梯度都为负的情况 下的AD转换的原理。
这里，假设在基准电压Vrefa的梯度为-1的情况下的基准电压Vrefb的梯 度为-n。基准电压Vrefa以梯度-1从偏置电压Voa变化。通过比较电路32执 行基准电压Vrefa和单元像素11的输出电压Vx之间的量值确定。通过该确 定获得比较输出Vcol。相反，基准电压Vrefb以梯度-n从偏置电压Vob变化。 通过比较电路33执行基准电压Vrefb和另 一基准电压Vrefa之间的量值确定。 通过该确定获得比较输出Vco2。
关于通过比较电压32和33的各自比较输出Vcol和Vco2的逻辑状态所 确定的上/下计数器34的计数量，仅以梯度-n来简单地替换图2所示操作中、 作为基准电压Vrefb的梯度的梯度n。因此，如图3中所示，可以通过仅以梯 度-n来替换图2中所示的梯度n来简单地如图2的情况下那样实现AD转换。
然而，由于基准电压Vrefa和基准电压Vreft彼此交叉(cross)是必须的， 因此与基准电压Vrefa和基准电压Vre化的梯度的符号彼此不同的情况相比， 在梯度的符号相同的情况下，如根据图3很清楚看到的那样，基准电压Vrefb 开始从高于基准电压Vrefa的偏置电压Voa的电压来改变是必须的。因此， 由于扩展了基准电压Vrefb的必要输入范围，因此可以说，梯度符号彼此不 同的情况是最好的。
此外，关于时钟CK的每个时钟的比较电路33的电压分辨率，要求在基 准电压Vrefa与基准电压Vrefb的斜坡的梯度的符号相同的情况下的电压分辨 率的精度更高。例如，在斜坡的梯度的符号相同的情况下，基准电压Vrefa 与基准电压Vreft的差的梯度为n-l (每个时钟的电压差较小)，而在斜坡的 梯度的符号彼此不同的情况下，其为n+l (每个时钟的电压差较大)。
注意，示出了如下的示例将通过对作为第一模拟信号的偏差分量AV和 作为第二模拟信号的信号分量Vsig (其均顺序地从单元像素11输出)执行下计数和上计数来与计数操作一起执行减法处理的上/下计算器34用作根据本 示例的列处理电路15中的计数部件。然而，计数部件不限于上/下计算器34。 可以使用对于从比较电路32和33的比较操作的起始至比较操作的结束的比 较时间、与同步信号(时钟信号)同步地执行计数操作的计数器。
返回参考图1的描述。在从时序控制电路18提供的控制信号CS3的控 制之下的通常帧速方式中，在上/下计数器34对于行的单元像素11的计数操 作结束的时间点处，将传输开关35设置在导通(开启)状态中，并且将上/下计 数器34的计数结果传输至存储器电路16中。
相反，在高速帧速方式中，在上/下计数器34对于行的单元像素11的计 数操作结束的时间点处，传输开关35仍处于截止(关断)状态中。然后，在上/ 下计数器34对于下一行的单元像素11的计数操作结束的时间点处，将传输 开关35设置在导通状态中，并且将为例如竖直的两个像素获得的上/下计数 器34的计数结果传输至存储器电路36。
这样，通过比较电路32和33的各自操作以及相应一个列处理电路15中 的上/下计数器34，将从像素阵列部分12的相应一个单元像素11经由相应一 根列信号线22-l -21-m为相应一列提供的输出信号(模拟电压)Vx转换为数字 信号，并且将该数字信号存储在相应一个存储器电路36中。
使用移位寄存器和地址译码器配置列扫描电路16,并且其对列处理电路 15执行列寻址和列扫描的控制。在列扫描电路16执行的控制之下，在各自 列处理电路15中通过AD转换获得的数字信号被顺序地读取至水平输出线 17,并且经由水平输出线17作为图像拾取数据输出。
接下来，参考图4中所示的时序图描述具有上述配置的CMOS图像传感 器10的操作。这里，假设基准电压Vrefl Vref4的斜坡的梯度为-n，并且基 准电压Vref5的斜坡的梯度为n。
注意，虽然省略了单元像素11的具体操作的描述，但是在已经知道的单 元像素11中执行复位操作和传输操作。在复位操作中，在将电势复位至预定 电势的情况下，将FD单元的电势作为单元像素11的输出的偏差分量AV输 出至相应一根列信号线22-l 22-m。在传输操作中，在从光电转换元件传输 通过光电转换所获得的电荷的情况下，将FD单元的电势作为信号分量Vsig 输出至相应一根列信号线22-1 ~ 22-m。
在第一读取中，读取偏差分量AV。在这种情况下，基准电压选择电路31从基准电压Vrefl ~ Vref4之中选择基准电压Vrefl。因此，比较电路32将单 元像素11的输出电压Vx与基准电压Vrefl相比较以获得比较结果Vcol。同 时，比较电路33将基准电压Vrefl与基准电压Vref5相比较以获得比较输出 Vco2。
在本例中，首先，发生比较输出Vcol从"H，，电平到"L，，电平的转换， 然后发生比较输出Vco2从"H"电平到"L"电平的转换。因此，在比较输 出Vcol和Vco2两者均具有"H"电平的时间段中将计数量设置为n。在仅 比较结果Vco2具有"H"电平的时间段中将计数量设置为n+l。上计数与时 钟CK同步地执行。完成第一读取的时间点处的计数器值对应于Vo-AV。这 里，Vo是基准电压Vref5的初始电压。
在比较电路32执行的电平确定中，以基准电压Vref4、基准电压Vref3 和基准电压Vref2的次序将单元像素11的输出电压Vx与每个基准电压 Vref2 ~ Vref4的初始电压相比较。当初始电压首次超过输出电压Vx时，选择 为其提供该初始电压的基准电压。这样，具有低梯度的斜坡的基准电压在AD 转换时间段中穿过(cross)输出电压Vx。在图4中所示的示例中，选择基准 电压Vref3。
虽然如在第一读取的情况下那样在第二读取中切换计数量，但是在第二 读取中执行下计数。换言之，在图4所示的示例中，在比较输出Vcol和Vco2 两者均具有"H"电平的时间段中，将计数量设置为n。在仅比较输出Vco2 具有"H"电平的时间段中，将计数量设置为n+l。下计数与时钟CK同步地 执行。由于通过下计数获得的量对应于Vo-(Vsig+AV)，因此AD转换时间段 中的最终计数器值对应于信号分量Vsig。
这里，考虑了如下的情况假设在现有技术中通过其可获得12位AD转 换的分辨率的基准电压的斜坡的梯度为-1,假设在本实施例作为具有较小梯 度的基准电压的基准电压Vrefl-Vref4的梯度为-1，并且假设另一基准电压 Vref5的梯度n为4。注意，当在现有技术中采用具有梯度4的基准电压时， 尽管AD转换的速度较高，但是AD转换的分辨率为10位。
在上述状况下，现有技术中12位AD转换所需要的时钟数是4096个时 钟，需要比1024个时钟(其为现有技术中10位AD转换所需要的时钟数) 情况下的转换时间长4倍的转换时间。
相反，在本实施例中，当对于单元像素11的入射光量较小时，在信号分量Vsig的第二读取中也选择在偏差分量AV的第一读取中所使用的相同基准 电压，从而获得12位的AD转换分辨率。相反，当对于单元像素11的入射 光量较大时，当执行电平确定时，将偏置添加至具有梯度1的基准电压，并 且使用具有梯度4的基准电压Vref5执行偏置校正，从而获得IO位的AD转 换分辨率。
换言之，在本实施例中，在1024个时钟的AD转换时间中，对具有与最 大幅值的四分之一相对应的小幅值的信号应用12位AD转换，而对具有大幅 值的信号应用10位AD转换。可以以列并行的方式执行12位AD转换和10 位AD转换之间的切换。第二读取中AD转换所需时间对应于现有技术的10 位AD转换的时间，并且AD转换的速度较高。
单元像素11的输出的随机噪声分量包含均等地包括在每次读取中的读 噪声分量以及与入射光量的平方根成比例的散粒噪声分量。图5中所示的关 系是对于入射光量(即，单元像素11的输出的幅值)所获得的。换言之，CMOS 图像传感器具有如下的特性当入射光量增大时，随机噪声也增大。因此， 即使当将10位AD转换应用于具有较大幅值的信号时，也不存在实际问题。
在具有上述配置的CMOS图像传感器10中，具有不同梯度的斜坡的多 种基准电压(在图1中，基准电压Vrefl Vref4和基准电压Vref5)的梯度比 率是任意设置的。可根据每个低亮度区域及高亮度区域中的AD转换分辨率 来设置该比率。
另外，作为具有低梯度的斜坡的基准电压，具有相同梯度并且具有不同 偏置的多个电压是必须的。当要从如图1中所示的列处理电路15的外部提供 基准电压时，要提供具有相同梯度的斜坡并且具有不同偏置的多个基准电压。 要提供的基准电压的数量可根据单元像素11的输出的幅值来任意确定。然 而，当具有不同梯度的基准电压(在图1中，基准电压Vrefl Vref4和基准 电压Vref5)的梯度的绝对值的比率为l:n时，最好使用n个或者更多类型的 不同偏置来切换具有较小梯度的基准电压。
如上所述，在安装了列并行ADC的CMOS图像传感器10中，使用n个 基准电压(即，本例中的四个基准电压Vrefl ~ Vref4 )(而不是单个基准电压 Vref)来作为具有斜坡的基准电压，以便于执行单元像素11的输出电压Vx 的电平的确定。使用从基准电压Vrefl ~ Vref4之中选择的基准电压来执行电 平确定，以使得该基准电压适合于输出电压Vx的电平，由此可以减小AD转换所需的时间，以使得其为使用单个基准电压Vref的情况下的时间的l/n。 因而，可以提高AD转换的操作速度。
特别地，采用如下的配置其中，除了四个基准电压Vrefl Vref4之夕卜，
Vref5;其中，在列处理电路15中包含比较电路32 (其用于将单元像素11的 输出电压Vx与基准电压Vrefl Vref4中的任何一个相比较)和比较电路33 (其用于将基准电压Vrefl Vref4中的一个与基准电压Vref5相比较)；并且其 中，通过比较电路32和33以及上/下计数器34的各自操作来执行AD转换 的操作，由此无需依赖于基准电压Vrefl Vref4的偏置精度，即，即使在基准 电压的偏置电压之中的差异相互不等的情况下，也可以高速地执行高分辨率 AD转换(这从图2的(c)部分及图3的(c)部分中可清楚地看到)。因此，可以 以高帧速获得具有高画质的图像。
将高分辨率AD转换应用于具有小入射光量(其中由散粒噪声导致的随 机噪声分量较小，并且对于其需要高分辨率AD转换)的单元像素的输出。 将具有相比较低的分辨率的AD转换应用于具有较大入射光量(其中，随机 噪声显著)的单元像素的输出。通过并行的列处理电路15执行用于高分辨率 AD转换和具有相比较低的分辨率的AD转换之间的切换的确定，并且在随后 阶段不需要复合(composition)处理等。
根据本实施例的CMOS图像传感器10中的AD转换所需的时间对应于 根据现有技术示例的CMOS图像传感器中具有相比较低的分辨率的AD转换 所需的时间。因此，CMOS图像传感器10中的AD转换的速度比使用现有获 得如下质量的情况下的AD转换速度高几倍所述质量是指与通过执行被应 用于具有较小入射光量的单元像素的高分辨率AD转换所获得的质量相等的 质量。AD转换操作的短时间段可有助于整个CMOS图像传感器10的功耗的 降低。
图6是示出根据本发明第二实施例的固态图像拾取设备(例如，安装了 列并行ADC的CMOS图像传感器)的配置的框图，并且在该图中，由相同 的附图标记表示与图1中所示部分相一致的部分。
在才艮据第一实施例的CMOS图4象传感器10中，采用了如下的配置其
18中，从列处理电路15的外部提供具有不同梯度的斜坡并且具有不同偏置的多
个基准电压。相反，在根据本实施例的CMOS图像传感器50中，采用了如 下的配置其中，在列处理电路15A中添加偏置。除了上述配置之外的配置 基本与根据第一实施例的CMOS图像传感器10中的配置相同。
具体地，如图6中所示，提供了如下的配置其中，在DAC141中生成 单个基准电压Vrefl,列处理电路15A具有为相应一列将偏置添加至基准电 压Vrefl的偏置生成电路37，代替基准电压选择电路31。偏置生成电路37 通过将偏置Vol Vo4中的任意之一添加至从DAC 141输入的基准电压Vrefl 生成基准电压Vrefl—off。下面描述偏置生成电路37的操作的具体配置。
在图7中，提供了用于说明根据本实施例的CMOS图像传感器50的电 路操作的时序图。除了电平确定的操作之外的操作与根据第 一 实施例的 CMOS图像传感器10 (其中，从列处理电路15的外部提供具有相同梯度的 斜坡并且具有不同偏置的多个基准电压)的情况下的操作相同。
在电平确定的操作中，在偏置生成电路37中顺序地设置基准电压 Vrefl—off的偏置值。在基准电压Vrefl—off首次超过单元像素11的输出电压 Vx (其根据比较电路32的比较输出Vcol的结果来确定)的情况下，为每一 列保持一个偏置值，并且在第二读取中执行AD转换。
在图7中所述的示例中，以偏置值Vo4、偏置值Vo3和偏置值Vo2的次 序将输出电压Vx与偏置值Vo2 Vo4中的每一个相比较。这里，由于偏置值 Vo3超过输出电压Vx，因此电平确定在该时间点处结束，并且处理前进至读 取信号分量Vsig和偏差分量AV的操作。当偏置值Vo3未超过输出电压Vx 时，如在图7中使用虚线所示的那样，将输出电压Vx与偏置电压Vo2相比 较。甚至当偏置值Vo2未超过输出电压Vx时，也使用作为第一读取中使用 的相同偏置的偏置Vol来执行读取。
当输出电压Vx的信号幅值较小时，由于使用了偏差分量AV的读取中所 使用的相同偏置，因此如在图4中所示操作(其使用图1中所示配置来执行) 的情况下那样实现了高分辨率AD转换。
(偏置生成电路)
图8是示出偏置生成电路37的配置的一个示例的框图。如图7中所示， 使用电容器371、緩冲器372、开关元件373、或(OR)门374以及与(AND)门375来配置偏置生成电^各37。
基准电压Vrefl输入至电容器371的一端，并且基准电压Vref5输入至开 关元件373的一端。电容器371和开关元件373的各自另一端共同地连接至 緩冲器372的输入端，以使得它们配置采样保持电路。
由图6中所示的时序控制电路18生成的两个控制信号SW1和SW2提供 至偏置生成电路37。控制信号SW1是用于初始化偏置生成电路37的信号。 控制信号SW2是用于有效地进行比较电路32所执行的电平确定的信号。
控制信号SW1用作为或门374的一个输入，并且控制信号SW2用作与 门375的一个输入。与门375将比较电路32的比较输出Vcol用作为另一输 入。或门374将与门375的输出用作为另一输入。或门374的输出被提供为 开关元件373的控制信号SWo。
然后，参考图9中所示的时序图描述具有上述配置的偏置生成电路37的 电路操作。
如根据第一实施例的CMOS图像传感器10的情况下那样，在获得复位 电平(偏差分量)AV之后，信号电平(信号分量)Vsig输出至相应一根列 信号线22-l 22-m。在比较电路32中执行电平确定的操作。在电平确定的时 间段中，将控制信号SW的电平设置为"H"。因此，比较电路32的比较输 出Vcol通过与门375，并且经由或门374作为开关元件373的控制信号SWo 被提供至开关元件373。
接下来，在基准电压Vref5超过单元像素11的输出电压Vx的情况下， 发生比较电路32的输出电压Vcol从"L"电平至"H"电平的转变。在这种 情况下保持基准电压Vref5。关于緩冲器372的输出电压(基准电压)Vrefl_off, 该电压从对该电压添加与保持电压对应的已添加偏置的状态沿着基准电压 Vrefl的^H皮变化。
在图9的(A)部分中，由于输出电压Vx是高电压，因此没有偏置添加至 斜坡，使用该斜坡的操作与使用用于获取复位电平所执行的斜坡的操作相同。 相反，在图9的(B)部分中，由于输出电压是低电压，因此获得了向其添加在 电平确定中保持电压的时间处所确定的偏置的基准电压Vrefl—off。
最后，通过将控制信号SW1的电平设置为"H"电平来初始化偏置生成 电路37，并且开始获得复位电平的下一操作。
如从以上描述清楚看到的那样，根据本实施例的CMOS图像传感器50与根据第一实施例的CMOS图像传感器10的不同之处在于通过列处理电 路15A中的偏置生成电路37将偏置添加至基准电压Vrefl。然而，AD转换 的基本操作与根据第一实施例的CMOS图像传感器10中的AD转换的操作 相同。因此，在根据本实施例的CMOS图像传感器50中同样可以获得与根 据第一实施例的CMOS图像传感器10中所获得的功能效果相类似的功能效 果。换言之，可以以高速度地执行高分辨率AD转换，以使得可以高帧速地 获得高品质的图像。
注意，在上述第一和第二实施例中，每一个列处理电^各15或15A都布 置用于像素阵列部分12的相应一个像素列。然而，可以采用如下的系统配置 其中，每一个列处理电路15或15A都布置用于相应的多个像素列，通过开 关部件执行从多个列的单元像素11提供的输出电压Vx之间的切换，以及将 一个所选输出电压Vx提供至公共的列处理电路15或15A。
根据第一或第二实施例的、其中安装了列并行ADC的上述CMOS图像 传感器10或50适于作为图像拾取装置的图像拾取设备而在诸如便携式摄像 机、数码相机以及用于包含移动电话的移动设备的相机模块之类的图像拾取 装置中使用。
这里，将图像拾取装置称为固态图像拾取设备，其用作图像拾取设备； 相机模块(例如，其用于将其安装在诸如移动电话之类的电子设备中的状况 下)，其包含将对象的图像光线聚集在固态图像拾取设备的图像拾取面(光线 接收面)上的光学系统以及固态图像拾取设备的信号处理电路；或相机系统， 诸如数码相机或便携式摄像机，该相机系统中安装了相机模块。
图IO是示出根据本发明的图像拾取装置的配置的一个示例的框图。如图 10中所示，使用包含镜头61、图像拾取设备62、相机信号处理电路63、系 统控制器64等的光学系统配置根据本发明的图像拾取装置。
镜头61将来自对象的图像光线聚集在图像拾取设备62的图像拾取面上。 图像拾取设备62将通过把经由镜头61在图像拾取面上聚集的图像光线以像 素为单元转换为电信号而获得的图像信号进行输出。使用根据上述第一或第 二实施例的、安装了列并行ADC的CMOS图像传感器10或50作为图像拾 取设备62。相机信号处理电路63对输出自图像拾取设备62的图像信号执行各种类 型的信号处理。系统控制器64对图像拾取设备62和相机信号处理电路63执 行控制。具体地，如果图像拾取设备62的列并行ADC可执行与各自操作方 式(包含通常帧速方式，其使用读取与所有像素有关的信息的逐级扫描方 案；以及高速帧速方式，其中与通常帧速方式的情况相比较，像素ll的曝光 时间被设置为1/N，并且帧速增大N倍)相对应AD转换操作，那么相机信 号处理电路63根据来自外部的指令执行操作方式之间的切换控制等。
如上所述，根据第一或第二实施例的、其中安装了列并行ADC的CMOS 图像传感器10或50作为图像拾取装置的图像拾取设备62用在诸如便携式摄 像机、数码相机以及用于包含移动电话的移动设备的相机模块等之类的图像 拾取装置中，因为CMOS图像传感器10或50可以高速地执行高分辨率AD 转换，由此可执行高速图像拾取。此外，由于AD转换操作的时间段较短， 因此具有可以降低CMOS图像传感器并且进一步降低整个图像拾取装置的功 耗的优点。
权利要求
1. 一种固态图像拾取设备，其特征在于包括像素阵列部分，在其中以矩阵形式二维地布置包含光电转换元件的单元像素，并且将每条列信号线布置在用于单元像素以矩阵形式的布置的相应一列中；行扫描部件，用于基于逐行地选择性控制像素阵列部分的各自单元像素；以及模数转换部件，用于将从行扫描部件经由相应一根列信号线选择性控制的行的相应一个像素单元输出的模拟信号转换为数字信号，其中，模数转换部件包含第一比较部件，用于将所述模拟信号与具有相同梯度的斜坡的多个第一基准电压中的任意之一相比较，第二比较部件，用于将具有和第一基准电压的斜坡的梯度不相同的梯度的第二基准电压与第一比较部件使用的多个第一基准电压之一相比较，以及计数部件，用于使用根据第一和第二比较部件的比较结果的计数量来执行计数操作，并且将所述计数操作获得的计数器值提供为数字信号。
2. 如权利要求1所述的固态图像拾取设备，其特征在于包含基准电压生成部件，用于生成具有相同梯度的斜坡并且具有不同偏置的 多个基准电压，作为所述多个第一基准电压， 其中，模数转换部件包含基准电压选择部件，用于根据所述模拟信号的信号电平来选择所述多个 第一基准电压中的任意之一，并且用于将所述多个第一基准电压之一提供至 第一比较部件。
3. 如权利要求1所述的固态图像拾取设备，其特征在于包含 基准电压生成部件，用于生成具有斜坡的单个基准电压， 其中，模数转换部件包含偏置生成部件，用于根据所述模拟信号的信号电平为所述单个基准电压 提供偏置以便于切换电压，并且用于将所述单个基准电压作为所述多个第一 基准电压中的任意之一提供至第一比较部件。
4. 如权利要求1所述的固态图像拾取设备，其特征在于第一基准电压的斜坡的梯度的符号与第二基准电压的斜坡的梯度的符号 ^皮Jt不同。
5. 如权利要求1所述的固态图像拾取设备，其特征在于根据第 一和第二基准电压的斜坡的梯度来切换计数部件的所述计数量。
6. 如权利要求1所述的固态图像拾取设备，其特征在于根据第 一和第二比较部件的比较结果的逻辑状态来切换计数部件的所述 计数量。
7. —种用于驱动固态图像拾取设备的方法，所述固态图像拾取设备包含 像素阵列部分，在其中以矩阵形式二维地布置包含光电转换元件的单元像素，并且将每条列信号线布置在用于单元像素以矩阵形式的布置的相应一 列中，以及行扫描部件，用于基于逐行地选择性控制像素阵列部分的各自单元像素， 所述方法的特征在于包含第 一比较步骤，将从行扫描部件经由相应一根列信号线选择性控制的行 的相应一个像素单元输出的模拟信号与具有相同梯度的斜坡的多个第一基准 电压的任意之一相比较；第二比较步骤，将具有与第一基准电压的斜坡的梯度不同的梯度的斜坡 的第二基准电压和第 一 比较步骤中使用的多个第 一基准电压的所述之一相比 较；以及计数步骤，使用根据第 一和第二比较步骤中的比较结果的计数量来执行 计数操作，并且将该计数操作获得的计数器值提供为数字信号。
8. —种图像拾取装置，其特征在于包括固态图像拾取设备，其包含像素阵列部分，在其中以矩阵形式二维地 布置包含光电转换元件的单元像素，并且将每个列信号线布置在用于单元像 素以矩阵形式的布置的相应一列中；行扫描部件，用于基于逐行地选择性控 制像素阵列部分的各自单元像素；以及模数转换部件，用于将从行扫描部件 经由相应一根列信号线选择性控制的行的相应一个像素单元输出的模拟信号 转换为数字信号；以及光学系统，其将来自对象的光线引至固态图像拾取设备的图像拾取面上，其中，模数转换部件包含第一比较部件，用于将所述模拟信号与具有相同梯度的斜坡的多个第一基准电压中的任意之一相比较，第二比较部件，用于将具有和第一基准电压的斜坡的梯度不相同的梯度 的斜坡的第二基准电压与第 一 比较部件使用的多个第 一基准电压之一相比 较，以及计数部件，用于使用根据第一和第二比较部件的比较结果的计数量来执 行计数操作，并且用于将所述计数操作获得的计数器值提供为数字信号。
全文摘要
具有列并行ADC的CMOS传感器可以执行高速高分辨率的AD转换。具有列并行ADC的CMOS图像传感器(10)使用具有不同斜坡倾角的基准电压Vref1～Vref4以及基准电压Vref5。该CMOS图像传感器(10)包含比较电路(32)，其将单元像素(11)的输出电压Vx与基准电压Vref1～Vref4相比较；以及比较电路(33)，其将基准电路Vref1～Vref4与基准电压Vref5相比较。比较电路(32)和比较电路(33)排列在列处理电路(15)中。通过操作比较电路(32，33)以及上/下计数器(34)，可以执行高速高分辨率的AD转换。
文档编号H04N5/369GK101523899SQ20078003752
公开日2009年9月2日 申请日期2007年9月18日 优先权日2006年10月6日
发明者大池佑辅 申请人:索尼株式会社