固态成像装置和电子设备的制造方法
【专利摘要】本公开涉及一种可以减小串扰干扰的固态成像装置和电子设备。在上部芯片中，VSL、VSL和控制线从底部按照此顺序层叠。即，在层叠的固态成像设备(101)中，控制线(72)布置在上部芯片(111)的最上层中。因此，所述控制线用作屏蔽层以防止下部芯片(62)对两个VSL的影响。例如，本公开可以适用于用在诸如相机等电子设备中的CMOS固态成像装置中。
【专利说明】
固态成像装置和电子设备
技术领域
[0001]本公开涉及一种固态成像装置和电子设备。更具体地，本公开涉及一种可以在不增加过程数量的情况下减小串扰干扰的固态成像装置和电子设备。
【背景技术】
[0002]在层叠型固态成像装置中，串扰干扰常常发生在上下元件之间。为了解决这个问题，专利文献I公开了其中形成金属层且接合到将要层叠的各元件的最上层的技术，并且金属层用作屏蔽层以减小上下元件之间的串扰。
[0003][引用文献列表]
[0004][专利文献]
[0005]专利文献1:日本专利申请特开N0.2012-94720
【发明内容】
[0006][发明所要解决的问题]
[0007]通过上述方法，金属层形成在上部芯片和下部芯片上，作为防止在上下元件之间发生串扰干扰的措施。然而，通过这种方法，过程数量增加。
[0008]鉴于上述情况获得了本公开，并且本公开的目的在于在不增加过程数量的情况下减小串扰干扰。
[0009][解决问题的方案]
[0010]作为本技术一个方面的固态成像装置包括:像素芯片；和层叠在所述像素芯片上的逻辑芯片。在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中。
[0011 ]所述垂直信号线布置在两个以上的层中。
[0012]所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。
[0013]布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。
[0014]所述固态成像装置还可以包括具有不同介电常数的配线层间绝缘膜。
[0015]根据离所述逻辑芯片的距离来调整介电常数。
[0016]离所述逻辑芯片较大距离的介电常数被调整到较大值。
[0017]所述固态成像装置由背面照射型成像装置构成。
[0018]第一配线是控制线、接地配线或电源配线。
[0019]第二配线是接地配线或电源配线。
[0020]作为本技术一个方面的电子设备包括:包括像素芯片和层叠在所述像素芯片上的逻辑芯片的固态成像装置，在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中；处理从所述固态成像装置输出的信号的信号处理电路;和发出进入所述固态成像装置的光的光学系统。[0021 ]所述垂直信号线布置在两个以上的层中。
[0022]所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。
[0023]布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。
[0024]所述电子设备还可以包括具有不同介电常数的配线层间绝缘膜。
[0025]根据离所述逻辑芯片的距离来调整介电常数。
[0026]离所述逻辑芯片较大距离的介电常数被调整到较大值。
[0027]所述电子设备由背面照射型成像装置构成。
[0028]第一配线是控制线、接地配线或电源配线。
[0029]第二配线是接地配线或电源配线。
[0030]在本技术的一个方面中，设置了像素芯片和层叠在像素芯片上的逻辑芯片。在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中。
[0031][发明效果]
[0032]根据本技术，可以减小串扰干扰。
[0033]本说明书中记载的有益效果仅是例子，本技术的有益效果不限于此，并且可以包括一些额外的效果。
【附图说明】
[0034]图1是示意性地示出了本技术适用的固态成像装置的构成例的框图。
[0035]图2是固态成像装置的构成例的断面图。
[0036]图3是本技术适用的固态成像装置的第一构成例的断面图。
[0037]图4是本技术适用的固态成像装置的第二构成例的断面图。
[0038]图5是用于比较VSL负荷电容差的图形。
[0039]图6是本技术适用的固态成像装置的第三构成例的断面图。
[0040]图7是本技术适用的固态成像装置的第四构成例的断面图。
[0041 ]图8是本技术适用的固态成像装置的第五构成例的断面图。
[0042]图9是本技术适用的固态成像装置的第六构成例的断面图。
[0043]图10是本技术适用的固态成像装置的第七构成例的断面图。
[0044]图11是示出了本技术适用的电子设备的构成例的框图。
【具体实施方式】
[0045]以下是用于实施本公开的实施方式(下面称为实施方案)的说明。按照以下顺序进行说明。
[0046]0.固态成像装置的一般构成例
[0047]1.第一实施方案:固态成像装置的例子
[0048]2.第二实施方案:电子设备的例子
[0049]〈0.固态成像装置的一般构成例〉
[0050]〈固态成像装置的一般构成例〉
[0051]图1示出了将要应用在本技术的各实施方案中的互补金属氧化物半导体(CMOS)固态成像装置的一般构成例。
[0052]如图1所示，固态成像装置(芯片部件)1包括像素区域(或成像区域)3和周边电路单元。在像素区域3中，具有光电转换元件的像素2规则地二维排列在半导体基板11(例如，硅基板)上。
[0053]像素2包括光电转换元件(例如，光电二极管)和像素晶体管(或MOS晶体管)ο像素晶体管可以由传输晶体管、复位晶体管和放大晶体管这三个晶体管构成，或者可以由还包括选择晶体管的四个晶体管构成。各像素2(单位像素)的等效电路与一般的相同，因此，这里未详细说明。
[0054]可选择地，像素2可以是共有像素构造。像素共有构造包括光电二极管、传输晶体管、共有的一个浮动扩散部以及共有的其他像素晶体管中的一个。
[0055]周边电路单元包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。
[0056]控制电路8接收输入时钟和指定操作模式等的数据，并且还输出诸如关于固态成像装置I的内部信息等的数据。具体地，根据垂直同步信号、水平同步信号和主时钟，控制电路8产生作为操作垂直驱动电路4、列信号处理电路5和水平驱动电路6的基准的时钟信号和控制信号。然后，控制电路8将这些信号输入到垂直驱动电路4、列信号处理电路5和水平驱动电路6。
[0057]例如，垂直驱动电路4由移位寄存器形成。垂直驱动电路4选择像素驱动线，将用于驱动所连接的像素2的脉冲供给到所选的像素驱动线，并且逐行驱动像素2。具体地，垂直驱动电路4在垂直方向上逐行顺次选择和扫描像素区域3中的各像素2，并且基于根据各像素2的光电转换元件中接收的光量产生的信号电荷，通过垂直信号线9将像素信号供给到列信号处理电路5。
[0058]例如，针对像素2的各列设置列信号处理电路5，对从一行的像素2输出的信号逐列执行诸如去噪等信号处理。具体地，列信号处理电路5执行诸如用于去除像素2固有的固定模式噪声的相关双采样(CDS)、信号放大和模拟/数字(A/D)转换等信号处理。水平选择开关(未示出)设置在列信号处理电路5的输出段和水平信号线10之间且与它们连接。
[0059]例如，水平驱动电路6由移位寄存器形成。水平驱动电路6通过顺次输出水平扫描脉冲来顺序选择各个列信号处理电路5，并且使各个列信号处理电路5输出像素信号到水平信号线10。
[0060]输出电路7通过水平信号线10对从各个列信号处理电路5顺次供给的信号执行信号处理，并且输出处理的信号。例如，输出电路7可以仅执行缓冲，或者可以执行黑电平控制、列变化校正和各种数字信号处理。
[0061]设置输入/输出端子12以与外部交换信号。
[0062]现在参照图2，对由于串扰干扰造成的像素特性劣化进行说明。
[0063]固态成像装置51是层叠型的。在固态成像装置51中，下部芯片62(8卩，逻辑芯片)层叠在上部芯片61 (S卩，像素芯片)上。在上部芯片61中，垂直信号线(VSL)71、VSL以外的诸如控制线、电源配线和接地(GND)配线等配线72(下面，配线72将称为控制线72)和VSL 73从底部按照此顺序层叠。在图中，2Cu、3Cu和4Cu分别表示从底部开始的第二配线层、从底部开始的第三配线层和从底部开始的第四配线层。即，在层叠的固态成像装置51中，VSL 73布置在上部芯片61的最上层中。
[0064]在这种情况下，黑色纵向带等由于来自下部芯片62的串扰而出现，如在屏幕52的左侧所示，并且使像素芯片的成像特性劣化。这是其中成像特性受到串扰的不利影响而在VSL处于浮动状态的同时在A/D转换期间劣化的机制。
[0065]综上所述，本技术的目的在于在像素芯片中在位于垂直信号线(VSL)上方的层中，通过布置VSL以外的诸如控制线和电源配线等配线来减小串扰干扰。
[0066]〈1.第一实施方案〉
[0067]〈固态成像装置的构成例〉
[0068]图3是本技术适用的固态成像装置的构成例的断面图。
[0069]图3中的固态成像装置101与图2中的固态成像装置51的相同之处在于都包括下部芯片62。图3中的固态成像装置101与图2中的固态成像装置51的不同之处在于上部芯片61被替换为上部芯片111。
[0070]在上部芯片111中，VSL 71、VSL 73和控制线72从底部按照此顺序层叠。即，在层叠的固态成像装置101中，控制线72布置在上部芯片111的最上层中。
[0071]在这种构造中，下部芯片62对VSL 71和VSL 73的影响可以通过控制线72屏蔽。
[0072]尽管图3中所示的构成例包括由VSL 71和VSL 73形成的两层，但是本技术还可以适用于VSL布置在一个层中的情况。
[0073]然而，如同在固态成像装置101中那样，在VSL布置在两个以上的层中以减小VSL负荷电容的情况下，如图3中的虚线所示，离控制线72的距离在VSL 71和VSL 73之间变化，因此，造成VSL负荷电容的差异。
[0074]有鉴于此，如图4中示出的固态成像装置151的上部芯片161所示，ICu中的诸如接地配线或电源配线等配线162直接布置在VSL 71的下方。采用这种方式，可以减小VSL 71和VSL 73之间的电容差，如图5所示。
[0075]图5示出了用于比较图2中示出的固态成像装置51、图3中示出的固态成像装置101和图4中示出的固态成像装置151之间的VSL负荷电容差的图形。
[0076]在图形中，纵轴表示总电容[F]。例如，图形中的VSL O,VSL 2,VSL 4和VSL 6相当于VSL 73，图形中的VSL UVSL 3、VSL 5和VSL 7相当于VSL 71。
[0077]在固态成像装置51中，控制线72布置在VSL 71和VSL 73之间，因此，在VSL 71和VSL 73之间几乎没有差异。另一方面，在固态成像装置101中，在VSL 71和VSL 73之间有20%的负荷电容差。从上文显而易见的是，在固态成像装置151中，在VSL 71和VSL 73之间的负荷电容差减小到10%。
[0078]现在参照图6，说明减小VSL负荷电容差的其他方法。
[0079]图6中的固态成像装置201与图3中的固态成像装置101的相同之处在于都包括下部芯片62。图6中的固态成像装置201与图3中的固态成像装置101的不同之处在于上部芯片111被替换为上部芯片211。
[0080]在上部芯片211中，VSL 22UVSL 73和控制线72从底部按照此顺序层叠。具体地，VSL 221在大小上与图3中的VSL 73不同。
[0081]如此，可以通过调整配线的宽度和/或厚度来减小布置在层3Cu中的VSL 73和布置在层2Cu中的VSL 221之间的VSL负荷电容差。
[0082]可选择地，可以通过调整层间绝缘膜的介电常数来减小VSL负荷电容差，如图7所不O
[0083]图7中的固态成像装置251与图3中的固态成像装置101的相同之处在于都包括下部芯片62。图7中的固态成像装置251与图3中的固态成像装置101的不同之处在于上部芯片111被替换为上部芯片261，以及具有彼此不同的介电常数的层间绝缘膜262-1和262-2被加入。
[0084]具体地，具有介电常数Ea的层间绝缘膜262-1被加入到在层4Cu中的控制线72和在层3Cu中的VSL 73之间，以及具有介电常数Eb的层间绝缘膜262-2被加入到在层2Cu中的VSL71和在层3Cu中的VSL 73之间。
[0085]例如，进行调整使得离控制线72较大距离(或更远离)的层间绝缘膜262-2的介电常数Eb变得大于离控制线72较小距离(或更接近)的层间绝缘膜262-1的介电常数Ea。即，进行调整使得Eb>Ea。
[0086]如此，可以通过调整层间绝缘膜的介电常数来减小布置在层3Cu中的VSL73和布置在层2Cu中的VSL 71之间的VSL负荷电容差。
[0087]在具有三个以上的VSL层的情况下，可以按与上面参照图4、图6和图7所述的具有两个VSL层的任意情况相同的方式来减小VSL负荷电容差。
[0088]图8是本技术适用的固态成像装置的构成例的断面图。
[0089]图8中的固态成像装置301的上部芯片311与图4中的固态成像装置151的上部芯片161的相同之处在于VSL 7UVSL 73和控制线72从底部按照此顺序层叠，并且配线162还布置在VSL 71的下方。图8中的固态成像装置301的上部芯片311与图4中的固态成像装置151的上部芯片161的不同之处在于VSL 321被进一步加入到VSL 71和配线162之间。
[0090]S卩，在上部芯片311中，配线162、VSL 32UVSL 7UVSL 73和控制线72从底部按照此顺序层叠，作为层ICu到层5Cu。
[0091]利用这种构造，可以按与图4中示出的例子相同的方式来减小VSL负荷电容差。
[0092]图9是本技术适用的固态成像装置的构成例的断面图。
[0093]图9中的固态成像装置351的上部芯片361与图6中的固态成像装置201的上部芯片211的相同之处在于VSL 221、VSL 73和控制线72从底部按照此顺序层叠。图9中的固态成像装置351的上部芯片361与图6中的固态成像装置201的上部芯片211的不同之处在于VSL371被进一步直接加入到VSL 221下方。
[0094]在图9的上部芯片361中，不仅VSL 221而且VSL 371在大小上也与图3中的VSL 73不同。
[0095]如此，可以通过调整配线的宽度和/或厚度来减小布置在层4Cu中的VSL 73、布置在层3Cu中的VSL 221和布置在层2Cu中的VSL 371之间的VSL负荷电容差。
[0096]图10是本技术适用的固态成像装置的构成例的断面图。
[0097]图10中的固态成像装置401的上部芯片411与图7中的固态成像装置251的上部芯片261的相同之处在于VSL 7UVSL 73和控制线72从底部按照此顺序层叠。图10中的固态成像装置401的上部芯片411与图7中的固态成像装置251的上部芯片261的相同之处还在于具有介电常数Eb的层间绝缘膜262-2形成在VSL 71和VSL 73之间，并且具有介电常数Ea的层间绝缘膜262-1形成在VSL 73和控制线72之间。
[0098]图10中的固态成像装置401的上部芯片411与图7中的固态成像装置251的上部芯片261的不同之处在于VSL 421被加入到VSL 71下方的层中，并且具有介电常数Ec的层间绝缘膜262-3还形成在VSL 71和VSL 421之间。
[0099]由于离控制线72较小距离(或更接近)的层间绝缘膜的介电常数被调整到较小值，所以介电常数关系被调整到Ec>Eb>Ea。
[0100]如此，可以通过调整层间绝缘膜的介电常数来减小布置在层2Cu中的VSL421、布置在层3Cu中的VSL 71和布置在层4Cu中的VSL 73之间的VSL负荷电容差。
[0101]在上述例子中，包含在芯片中的成像元件是背面照射型成像元件。然而，也可以使用前面照射型成像元件。此外，在背面照射型成像元件中串扰影响较大，并且背面照射型成像元件的影响较大是可以预期的。
[0102]本技术的应用不限于诸如图像传感器等固态成像装置。具体地，本技术可以适用于使用固态成像装置作为图像捕捉单元(光电转换单元)的任何电子设备，例如，诸如数码相机或摄像机等成像装置、具有成像功能的移动终端装置或者使用固态成像装置作为图像读取部的复印机。
[0103]〈2.第二实施方案〉
[0?04]〈电子设备的构成例〉
[0105]图11是示出了本技术适用的作为电子设备的相机装置的构成例的框图。
[0106]图11中的相机装置600包括由透镜等形成的光学单元601、具有上述像素2的各构成的固态成像装置(成像元件)602和作为相机信号处理电路的DSP电路603。相机装置600还包括帧存储器604、显示单元605、记录单元606、操作单元607和电源单元608 ASP电路603、帧存储器604、显示单元605、记录单元606、操作单元607和电源单元608经由总线609相互连接。
[0107]光学单元601从被写体收集入射光(像光)，并且在固态成像装置602的成像面上形成图像。固态成像装置602将已经由光学单元601作为成像面上的图像收集的入射光量转换成针对各像素的电信号，然后作为像素信号而输出电信号。根据上述实施方案中任一个的固态成像装置可以用作固态成像装置602。利用这种结构，可以减小串扰干扰，因而可以提供高性能的电子设备。
[0108]显示单元605由诸如液晶面板或有机电致发光(EL)面板等平板显示装置形成，并且显示由固态成像装置602形成的运动图像或静止图像。记录单元606在诸如录像带或数字多用光盘(DVD)等记录介质上记录由固态成像装置602形成的运动图像或静止图像。
[0109]当由使用者操作时，操作单元607发出关于相机装置600的各种功能的操作指令。电源单元608适宜地供给各种电源，作为用于DSP电路603、帧存储器604、显示单元605、记录单元606和操作单元607的操作电源。
[0110]应当注意的是，本公开的实施方案不限于上述实施方案，并且在不脱离本公开的范围的情况下，可以对它们进行各种变形。
[0111]此外，上述作为一个装置(或一个处理单元)的任何构造可以被分为两个以上的装置(或处理单元)。相反地，上述作为两个以上装置(或处理单元)的任何构造可以组合到一个装置(或处理单元)中。此外，当然可以将上述那些以外的部件加入到任何装置(或处理单元)的构造中。此外，只要系统的构造和功能作为整体是基本上相同的，装置(或处理单元)的一些部件就可以结合到另一个装置(或处理单元)的构造中。即，本技术不限于上述实施方案，而是在不脱离本技术的范围的情况下，可以对它们进行各种变形。
[0112]尽管上面已经参照【附图说明】了本公开优选的实施方案，但是本公开不限于那些例子。显而易见的是，本领域技术人员可以在要求保护的技术精神的范围内作出各种变化或变形，并且应当理解的是，这些变化或变形都在本公开的技术范围内。
[0113]本技术也可以是如下形式。
[0114](I) 一种固态成像装置，包括:
[0115]像素芯片；和
[0116]层叠在所述像素芯片上的逻辑芯片，
[0117]其中，在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中。
[0118](2)根据(I)所述的固态成像装置，其中所述垂直信号线布置在两个以上的层中。
[0119](3)根据(2)所述的固态成像装置，其中所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。
[0120](4)根据(2)所述的固态成像装置，其中布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。
[0121](5)根据(I)?(4)中任一项所述的固态成像装置，还包括具有不同介电常数的配线层间绝缘膜。
[0122](6)根据(5)所述的固态成像装置，其中根据离所述逻辑芯片的距离来调整介电常数。
[0123](7)根据(6)所述的固态成像装置，其中离所述逻辑芯片较大距离的介电常数被调整到较大值。
[0124](8)根据(I)?(7)中任一项所述的固态成像装置，其由背面照射型成像装置构成。
[0125](9)根据(I)?(8)中任一项所述的固态成像装置，其中第一配线是控制线、接地配线或电源配线。
[0126](10)根据(3)?(8)中任一项所述的固态成像装置，其中第二配线是接地配线或电源配线。
[0127](11) 一种电子设备，包括:
[0128]固态成像装置，其包括:
[0129]像素芯片;和
[0130]层叠在所述像素芯片上的逻辑芯片，
[0131]在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中；
[0132]处理从所述固态成像装置输出的信号的信号处理电路;和
[0133]发出进入所述固态成像装置的光的光学系统。
[0134](12)根据(11)所述的电子设备，其中所述垂直信号线布置在两个以上的层中。
[0135](13)根据(12)所述的电子设备，其中所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。
[0136](14)根据(12)所述的电子设备，其中布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。
[0137](15)根据(11)?(14)中任一项所述的电子设备，还包括具有不同介电常数的配线层间绝缘膜。
[0138](16)根据(15)所述的电子设备，其中根据离所述逻辑芯片的距离来调整介电常数。
[0139](17)根据(16)所述的电子设备，其中离所述逻辑芯片较大距离的介电常数被调整到较大值。
[0140](18)根据(11)?(17)中任一项所述的电子设备，其中所述固态成像装置由背面照射型成像装置构成。
[0141](19)根据(11)?(18)中任一项所述的电子设备，其中第一配线是控制线、接地配线或电源配线。
[0142](20)根据(13)?(18)中任一项所述的电子设备，其中第二配线是接地配线或电源配线。
[0143]附图标记列表
[0144]1:固态成像装置62:下部芯片
[0145]71:VSL72:控制线
[0146]73: VSL101:固态成像装置
[0147]111:上部芯片151:固态成像装置
[0148]161:上部芯片162:配线
[0149]201:固态成像装置211:上部芯片
[0150]221 =VSL251:固态成像装置
[0151]261:上部芯片262-1?262-3:层间绝缘膜
[0152]301:固态成像装置311:上部芯片
[0153]321 =VSL351:固态成像装置
[0154]361:上部芯片371:VSL
[0155]401:固态成像装置411:上部芯片
[0156]421: VSL600:相机装置
[0157]601:光学单元602:固态成像装置
[0158]603:DSP 电路
【主权项】
1.一种固态成像装置，包括: 像素芯片;和 层叠在所述像素芯片上的逻辑芯片， 其中，在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中。2.根据权利要求1所述的固态成像装置，其中所述垂直信号线布置在两个以上的层中。3.根据权利要求2所述的固态成像装置，其中所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。4.根据权利要求2所述的固态成像装置，其中布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。5.根据权利要求2所述的固态成像装置，还包括具有不同介电常数的配线层间绝缘膜。6.根据权利要求5所述的固态成像装置，其中根据离所述逻辑芯片的距离来调整介电常数。7.根据权利要求6所述的固态成像装置，其中离所述逻辑芯片较大距离的介电常数被调整到较大值。8.根据权利要求1所述的固态成像装置，其由背面照射型成像装置构成。9.根据权利要求1所述的固态成像装置，其中第一配线是控制线、接地配线或电源配线。10.根据权利要求3所述的固态成像装置，其中第二配线是接地配线或电源配线。11.一种电子设备，包括: 固态成像装置，其包括: 像素芯片;和 层叠在所述像素芯片上的逻辑芯片， 在所述像素芯片中，垂直信号线以外的第一配线布置在所述垂直信号线上方的层中； 构造成处理从所述固态成像装置输出的信号的信号处理电路;和 构造成发出进入所述固态成像装置的光的光学系统。12.根据权利要求11所述的电子设备，其中所述垂直信号线布置在两个以上的层中。13.根据权利要求12所述的电子设备，其中所述垂直信号线以外的第二配线在所述垂直信号线中布置在最下层的垂直信号线下方的层中。14.根据权利要求12所述的电子设备，其中布置在两个以上的层中的所述垂直信号线其线宽度和厚度中的至少一个不同。15.根据权利要求12所述的电子设备，还包括具有不同介电常数的配线层间绝缘膜。16.根据权利要求15所述的电子设备，其中根据离所述逻辑芯片的距离来调整介电常数。17.根据权利要求16所述的电子设备，其中离所述逻辑芯片较大距离的介电常数被调整到较大值。18.根据权利要求11所述的电子设备，其中所述固态成像装置由背面照射型成像装置构成。19.根据权利要求11所述的电子设备，其中第一配线是控制线、接地配线或电源配线。20.根据权利要求13所述的电子设备，其中第二配线是接地配线或电源配线。
【文档编号】H01L21/822GK105849906SQ201580003307
【公开日】2016年8月10日
【申请日】2015年1月9日
【发明人】世古裕亮
【申请人】索尼公司