专利名称：：一种图像亮度1/4插值方法及其装置的制作方法
技术领域：
：本发明涉及一种图像亮度插值的方法和装置，尤其是指一种图像亮度1/4插值方法及其装置。
背景技术：
：RealVideo(ra、ram)格式一开始就定位在视频流应用方面的，是视频流技术的始创者。RealVideo9是指rmvb(real9.0)。rmvb中的vb是指variablebit(即动态码率)，为ReaINetworks公司新的编码格式。其图象质量和MPEG2、DIVX相比虽差很多，但在码率较低的图像领域却得到广泛的应用。RealVideo9中，亮度预测采用1/4像素的精度。相对整像素或1/2像素预测，1/4像素能够提供更好压缩比。在四个整像素之间，如图1所示，有16个点可能用来做1/4插值，其中包括左上角的整像素点(O，O)。RealVideo9中，亮度的1/4插值计算和亚像素位置直接相关，便于PC串行实现。随着摄像类产品和IVlP4类移动多媒体的发展，基于RealVideo9的亮度V4插^^的硬件实现有迫切的现实需要。但RealVideo9的亮度1/4插值是通过预测整像素或1/2像素，用软件实现的；而对所有的1/4像素没有统一的描述及处理，就不能对RealVideo9的亮度1/4插值进行硬件实现。这就需要对1/4像素进行统一的描述及处理，并通过石更件加以实3见。
发明内容本发明的目的在于当RealVideo9的亮度1/4插值时对除(3，3)以外的1/4像素点进行统一的处理以及硬件实现，提供了一种图像亮度1/4插值方法及其装置。根据本发明的第一方面，提供了一种图像亮度1/4插值方法，包括利用六阶1/2插值、二阶1/4插值、六阶1/2插值和二阶1/4插值的选择性级联組合，依据与一个1/4像素插值点相关的行或列的像素点，对该1/4像素插值点进行插值的步骤；其中，所述选择性級联包括对首轮六阶1/2插值，选择性进行首轮二阶1/4插值；和/或对首轮二阶1/4插值，选择性进行次轮六阶1/2插值；和/或对次轮六阶1/2插值，选择性进行次轮二阶1/4插值。根据本发明的第二方面，提供了一种图像亮度1/4插值装置，所述插值装置包括寄存器阵列，每行用于依次存储与一个1/4像素插值点相关的的M个整像素点，共N行；N个首轮六阶1/2插值计算单元，每个单元分別与寄存器阵列的一行串联连接，依据所述M个整像素点进行第一六阶1/2插值；N个二阶1/4插值单元，每个单元分別利用来自N个首轮六阶1/2插值计算单元之一六阶1/2插值和/或邻近的相关像素点进行二阶1/4插值，以得到首轮二阶1/4插值；至少一个次轮1/2插值计算单元，对来自首轮六阶1/2插值计算单元的六阶1/2插值和/或来自二阶1/4插值单元的二阶1/4插值进行六阶1/2插值，得到次轮六阶1/2插值；至少另一个六阶1/2插值计算单元，利用来自寄存器阵列的与所述1/4像素插值点相关的一列N个整像素点进行六阶1/2插值；至少一个次轮1/4插值计算单元，对首轮六阶1/2插值和/或首轮二阶1/4插值和/或次轮六阶1/2插值和/或来自至少另一个六阶1/2插值计算单元的六阶1/2插值进行二阶1/4插值，得到次轮二阶1/4插值；基于若干多路选择器的控制逻辑单元，实现各单元之间的信号耦合以及选择信号输出。根据本发明给出了一种图像亮度1/4插值方法及其装置，为图像亮度1/4插值的统一处理以及硬件实现，提供了一种全新的亮度1/4插值方法和装置。下面将参照附图对本发明的具体实施方案进行更详细的说明，其中图1是本发明亮度1/4插值的各像素点的位置关系图；以及图2是本发明亮度V4插值的装置结构图。具体实施方式为了实现基于RealVideo9的亮度1/4插^^的统一处理以及硬件实现，本发明提供了一种图像亮度1/4插值方法及其装置。接下来将以每个图像亚宏块内各类1/4插值点为例，具体说明该方法及其装置。图1示出亮度1/4插值的各像素点的位置关系图。如图1所示，在一个4x4的图像亚宏块内，有16个1/4插值点。接下来，以6X6个整像素点为例，说明1/4插值点的情况。在6X6个整像素点情况下，对每个1/4插^^点来说，它所相关的整像素点一共6行或6列，而每行或列又有6个整像素点。方块表示整像素点，圓表示1/2像素点，三角形表示V4像素点。t先，了解RealVideo9的亮一度1/4插值的描述及处理方法<table>tableseeoriginaldocumentpage7</column></row><table><table>tableseeoriginaldocumentpage8</column></row><table><table>tableseeoriginaldocumentpage9</column></row><table>从所有计算中可以分解出以下的计算公式to二(p—2x-5p—1x+20p。+20pix-5p2x+P3X+constant)>〉5V。=(px+t0+1)》1所有位置的计算都是这两个公式的一次或者多次计算累加完成，constant的可能取值为0或者16。但是位置(3，3)比较特殊，需要专用硬件来计算四个相邻整像素的平均值。图2示出本发明亮度1/4插值的装置结构图。如图2所示，该装置包括寄存器阵列，首轮1/2插值计算单元FHPI，二阶1/4插值单元Ql，次轮1/2插值计算单元SHPI和限幅单元CIip。NxM的寄存器阵列中，寄存器阵列的每行用于存储一个1/4像素插值点v。相关的的IVI个像素点，共N行。首轮1/2插值计算单元FHPI，依据v。相关的NXM个像素点进行六阶1/2插值，也即v。相关的M个像素点数据通过六阶的滤波器进行1/2插值。二阶1/4插值单元QI，对每个不同类型的插值中间值和邻近的相关像素点进行二阶1/4插值，以得到v。插值点或下一级插值中间值。次轮1/2插值计算单元SHPI，对得到的N个某一级插值中间值通过六阶的滤波器，进行六阶1/2插值；SHPI次轮1/2插值计算单元和FHPI的结构相同，都是六阶的滤波器，只是位宽较大。限幅单元Clip，在它之前"+"即力口入constant值，并由它来保证插值结果在0到255之间。基于若干多路选择器的控制逻辑单元，由控制器控制的多路选择器组合实现系统的控制逻辑，对任何一个1/4像素插值点V。都有完整的控制逻辑覆盖。图2中有九个多路选择器，在不同的位置条件下，选择不同的输入给下级电路计算。其中，NxM的寄存器阵列横向连接N个FHPI，N个FHPI中的任一个可对v。相关的一行或N个像素点进行六阶1/2插值，或选通输出，或才#^直后力口入constant<直并由CIip限幅后丰命出，或才悉j直后力口入constantj直并由Clip限幅并结合临近整^象素点经Ql进行二阶1/4插值输出；对得到的N个某一级插值中间值一路经选通后加入constant值并由CIip限幅后输出，或经选通后加入constant值并由Clip限幅后结合临近整像素点经Ql进行二阶1/4插值输出；另一路把N个某一级插值中间值并行输入SHPI进行次轮1/2插值计算，然后再经选通后力口入constant^直并由Glip限巾县后车命出，或经选通后力口入constant4直并由CIip限幅后结合邻近整像素点经Ql进行二阶1/4插值输出。其中，M值表示每行像素点个数。NxM的寄存器阵列纵向连接第N+1个FHPI7，对首轮1/2插值计算为一列的点进行六阶1/2插值，把插到的第一级插值中间值加入constantj直并由Clip限幅后选通车命出，或力口入constantj直并由Clip限幅后结合邻近整像素点经Ql进行二阶1/4插值，然后选通输出最终结果。另外，还包括一个针对(3，3)点的专用插值单元模块RV33。模块RV33对四个相邻整像素取平均值以得到(3，3)点数值。在一个实施例中，NxM的寄存器阵列中N值取6，M值取6，即6行整像素点，每行有6个整像素点，即v。相关的6X6个整像素点。有六个lntpixelsx模块，每个存放着六个水平方向上的整像素。FHPx是首轮1/2插值计算单元(FirsthalfInterpolator)，共有七个。限幅单元CIip共有九个，由它保证插值结果在0到255之内。二阶1/4插值单元Ql共有7个。进一步，结合图1和图2加以说明，不等同位置点的具体处理及实现过程。(0，2)(2，0)经过一次六阶1/2插值就可以得到v。。在设定的控制逻辑下，由6x6的寄存器阵列读入6x6个像素点，由每个FHPI即首轮1/2插值计算单元对6x6个点进行六阶1/2插值。对插出的数-f直加入constant值，此时该^匿取16，然后经Clip进行限幅，并由多路选择器选择输出v。。需说明的是，在图2中的6个FHPI的后续控制电路，即对CIiP和Ql的控制电路是相同的，在每次处理时的选通和控制也是一致的。另外，对于(2，0)点是由FHPI7来完成六阶1/2插值，它的输入是由寄存器阵列lntpixels1至6中选取纵向的6个点完成。这种方式是本发明中所有的纵向插^f直都采用的方式。从物理实现上说，对寄存器阵列中的相关点通过连线连接到FHPI7以实现所述点的纵向输入。(0,1)(1，0)(0，3)(3，0)需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值，才可以得到v。。在设定的控制逻辑下，对于(I，O)(3，0)来说，由6x6的寄存器阵列读入6x6个像素点，由FHPM至FHPI6即6个首轮1/2插值计算单元对6x6个点进行六阶1/2插值，对这并行6个第一级插值中间值限幅后送入QI，进行二阶1/4插值，就会得到6个等同位置的v。并由多路选择器选通其中之一，并经再次限幅选通后输出。对于(0，1H0，3)来说，由6x6的寄存器阵列lntpixels1至6中选取纵向的6个点，也即6行中的一列，由FHPI7首轮1/2插值计算单元对这6个点进行六阶1/2插值，限幅后得到第一级插值中间值，然后再结合lntpixel端输入的整像素由多路选择器选通送入QI进行二阶1/4插值，并把最终的v。值选通输出。(1，1)(1，3)(3，1)需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再进行一次六阶1/2插值得到第三级插值中间值；由第三级插值中间值再进行一次二阶1/4插值才可以得到v。。以(3，1)为例说明多次复用的过程。由6x6的寄存器阵列读入6x6个像素点，由FHPM至FHPI6即6个首轮1/2插^J十算单元对6x6个点进行六阶1/2插值(也即在六行中的6个(2，0)等同位置点)；对这并行的6个第一级插值中间值限幅后送入QI，进行二阶1/4插值，得到6个第二级插值中间值(也即在六行中的6个(3，0)等同位置点)；把6个点并行输入SHPI中，进行六阶1/2插值，进一步得到第三级插值中间值(也即在某行中的一个(3，2)等同位置点)；然后经限幅选通后，再结合第三级插值中间值和(3，0)点，在QI中进行二阶1/4插值，并最终得到(3，1)。其他几个点的情况实现过程是相仿的。(2，1)(2，3)需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再进行一次六阶1/2插值得到第二级插值中间值；由第二级插值中间值再进行一次二阶1/4插值才可以得到v。。由6x6的寄存器阵列读入6x6个像素点，由FHPM至FHPI6即6个首轮1/2插值计算单元对6x6个点进行六阶1/2插值(也即在六行中的6个(2，0)等同位置点)；对其力口入constant值，此时该值选16，然后经Clip进行限幅，并由多路选择器选择输出给SHPI，该值即为第一級插值中间值；然后由SHPI对这6个第一级插值中间值进行六阶1/2插值，限幅后得到第二级插值中间值，也即(2，2)点；结合另外临近的一个1/2像素点，对第二级插值中间值选通并经Ql二阶1/4插值，即可得到(2，1)或(2，3)。(1，2)(3，2)需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再进行一次六阶1/2插值以^曰EiI侍至'JVo。由6x6的寄存器阵列读入6x6个像素点，由FHPM至FHPI6即6个首轮1/2插值计算单元对6x6个点进行六阶1/2插值(也即在六行中的6个(2，0)等同位置点)；得到6个第一级插值中间值，经限幅后送入QI，结合整像素点进行二阶V4插值，得到第二级插值中间值，也即6个(1，0)或(3，0)等同位置点；经选通后并行输出给SHPI进行六阶1/2插值，再经过限幅选通后输出，即可得到(1，2)或(3，2)。(2，2)需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再进行一次六阶1/2插值，最终得到v。。由6x6的寄存器阵列读入6x6个像素点，由FHPM至FHPI6即6个首轮1/2插值计算单元对6x6个点进行六阶1/2插值(也即在六行中的6个(2，0)等同位置点)；对其力。入constant值，此时该值选16，然后经Clip进行限幅，并由多路选择器选择输出给SHPI,该值即为第一级插值中间值；然后由SHPI对这6个第一级插值中间值进行六阶1/2插值，限幅后选通后输出即得到(2，2)点。以上对本发明的具体描述旨在说明具体实施方案的实现方式，不能理解为是对本发明的限制。本领域普通技术人员在本发明的教导下，可以在详述的实施方案的基础上做出各种变体，这些变体均应包含在本发明的构思之内。本发明所要求保护的范围仅由所述的权利要求书进行限制。权利要求1.一种图像亮度1/4插值方法，其特征在于包括利用六阶1/2插值、二阶1/4插值、六阶1/2插值和二阶1/4插值的选择性级联组合，依据与一个1/4像素插值点相关的行或列的像素点，对该1/4像素插值点进行插值的步骤；其中，所述选择性级联包括对首轮六阶1/2插值，选择性进行首轮二阶1/4插值；和/或对首轮二阶1/4插值，选择性进行次轮六阶1/2插值；和/或对次轮六阶1/2插值，选择性进行次轮二阶1/4插值。2.如权利要求1所述的图像亮度1/4插值方法，其特征在于经过一次六阶1/2插值以得到所述1/4像素插值点。3.如权利要求1所述的图像亮度1/4插值方法，其特征在于经过一次六阶1/2插值后得到第一級插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值，以得到1/4像素插值点。4.如权利要求1所述的图像亮度1/4插值方法，其特征在于需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再进行一次六阶1/2插值得到第三级插值中间值；由第三级插值中间值再进行一次二阶1/4插值，以得到1/4像素插值点。5.如权利要求1所述的图像亮度1/4插值方法，其特征在于需经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再进行一次六阶1/2插值得到第二级插值中间值；由第二级插值中间值再进行一次二阶V4插值，以得到1/4像素插值点。6.如权利要求1所述的图像亮度1/4插值方法，其特征在于经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再进行一次六阶1/2插值以得到1/4像素插值点。7.如权利要求1所述的图像亮度1/4插值方法，其特征在于经过一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再进行一次六阶1/2插值，以得到1/4像素插值点。8.—种图像亮度1/4插值装置，其特征在于，所述插值装置包括寄存器阵列，每行依次存储与一个1/4像素插值点相关的的M个整像素点，共有N行；N个首轮六阶1/2插值计算单元，每个单元分别与寄存器阵列的一行串联连接，依据所述M个整像素点进行第一六阶1/2插值；N个二阶1/4插值单元，每个单元分别利用来自N个首轮六阶1/2插值计算单元之一六阶1/2插值和/或邻近的相关像素点进行二阶1/4插值，以得到首轮二阶1/4插值；至少一个次轮1/2插值计算单元，对来自首轮六阶1/2插值计算单元的六阶1/2插值和/或来自二阶1/4插值单元的二阶1/4插值进行六阶1/2插值，得到次轮六阶1/2插值；至少另一个六阶1/2插值计算单元，利用来自寄存器阵列的与所述1/4像素插值点相关的一列的N个整像素点进行六阶1/2插值；至少一个次轮1/4插值计算单元，对首轮六阶1/2插值和/或首轮二阶1/4插值和/或次轮六阶V2插值和/或来自至少另一个六阶1/2插值计算单元的六阶1/2插值进行二阶1/4插值，以得到次轮二阶1/4插值；基于若干多路选择器的控制逻辑单元，实现各单元之间的信号耦合以及选择信号输出。9.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个所述首轮六阶1/2插值计算单元经过一次六阶1/2插值以得到1/4像素插值点。10.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个1/4插值点需经过N个首轮六阶1/2插值计算单元之一或所述至少另一个六阶1/2插值计算单元进行一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再经N个二阶1/4插值单元之一或一个次轮1/4插值计算单元进行一次二阶1/4插值，以得到该V4像素插值点。11.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个1/4插值点需经过N个首轮六阶1/2插值计算单元进行一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再经N个二阶1/4插值单元进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再经一个次轮1/2插值计算单元进行一次六阶1/2插值得到第三级插值中间值；由第三级插值中间值再经一个次轮1/4插值计算单元进行一次二阶1/4插值以得到1/4像素插值点。12.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个1/4插值点需经过N个首轮六阶1/2插值计算单元进行一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再经一个次轮1/2插值计算单元进行一次六阶1/2插值得到第二级插值中间值；由第二級插值中间值再经一个次轮1/4插值计算单元进行一次二阶1/4插值以得到1/4像素插值点。13.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个1/4插值点需经过N个首轮六阶1/2插值计算单元进行一次六阶V2插值后得到第一级插值中间值，然后由第一级插值中间值结合整像素点再经N个二阶1/4插值单元进行一次二阶1/4插值得到第二级插值中间值；由第二级插值中间值再经一个次轮1/2插值计算单元进行一次六阶1/2插值以得到1/4像素插值点。14.如权利要求8所述的图像亮度1/4插值装置，其特征在于一个1/4插值点需经过N个首轮六阶1/2插值计算单元进行一次六阶1/2插值后得到第一级插值中间值，然后由第一级插值中间值再经一个次轮1/2插值计算单元进行一次六阶1/2插值，以得到1/4像素插值点。15.如权利要求8所述的图像亮度1/4插值装置，其特征在于(3，3)1/4插值点由专用插值单元模块RV33进行一次插值，求取平均值。16.如权利要求8所述的图像亮度1/4插值装置，其特征在于还包括限幅单元，设置在首轮六阶1/2插值单元之后或次轮六阶1/2插值单元之后。全文摘要本发明披露了一种图像亮度1/4插值方法及其装置，解决了RealVideo9下亮度1/4像素点的统一处理以及通过硬件实现该处理过程。该亮度1/4插值方法，其特征在于，所有1/4像素点插值点都可以分解为六阶1/2插值和两阶1/4插值的组合，并且可通过六阶1/2插值和两阶1/4插值一次或者多次处理累加完成。本亮度1/4插值方法及其装置具有统一处理功能和快速实现1/4插值点的功能，在数码产品领域具有广泛的产品实现优势。文档编号H04N7/46GK101321292SQ20081011665公开日2008年12月10日申请日期2008年7月15日优先权日2008年7月15日发明者马凤翔申请人:北京中星微电子有限公司