并行多相位图像插值装置和方法
【技术领域】
[0001] 本发明属于图像处理领域，涉及图像缩放技术，特别涉及并行多相位图像插值装 置和方法。
【背景技术】
[0002] 在数字电视，平板，或电脑显示中，经常需要改变图像的分辨率。例如在全高清数 字电视中，视频输入源可能是标清，或高清，为了在全高清电视屏上进行显示，需要对图像 进行放大；多相位插值方法是常用的一种图像缩放方法，其相比双线性插值，双三次插值 方法而言，在细节的保持上具有更好的性能，故而更广泛地被工业界采用。
[0003] 二维图像的插值可以分离为水平插值和垂直插值，例如要将720x480的图像放大 到1920x1080,可以先将图像垂直放大到720x1080,再将图像水平放大到1920x1080 ;水平 插值和垂直插值的滤波器可以选用不同的阶数，由于实现垂直数据缓冲需要在片上缓冲多 行像素，所以垂直插值的硬件成本要大于水平插值，往往在实际中在垂直方向上采用比水 平方向更短的插值滤波器；进行二维图像插值，采用固定水平8阶，垂直6阶的传统电路结 构图如图7-a)所示，传统的二维图像固定阶数多相位插值电路中6阶滤波器的电路设计如 图7-b)所示，该插值电路为水平8阶、垂直6阶，8阶滤波器的电路设计如图7-c)所示，可 以看出，不同阶数的滤波器具有不同的电路；在多相位插值中，不同阶数的多相位滤波器往 往具有不同的性能，一般而言，阶数越多的多相位滤波器其细节保持能力越好，但存在过冲 和振铃的失真效应，阶数越少的多相位滤波器其细节保持能力不如阶数大的滤波器，但在 过冲和振铃的失真效应方面优于阶数大的滤波器；对于具有不同特点的图像，采用不同阶 数的滤波器，往往比采用固定的单一滤波器具有更好的性能；例如在自然图像中，采用阶数 大的滤波器性能更好，在图形中，采用阶数少的滤波器性能更好。
[0004] 现有插值装置由于适应不同图像类型的滤波器阶数不同，而不同阶滤波器对应不 同的结构，为了自适应的根据图像特点选取不同滤波器，在传统的电路设计中，需要同时包 含多种插值电路。这在硬件资源上，存在一定的浪费。在芯片流片后，设计的芯片仅支持有 限的固定的插值阶数，无法对滤波器阶数进行变更，如果算法有改动，只能重新设计硬件并 流片。
【发明内容】
[0005] 本发明提供一种并行多相位图像插值装置和方法，以解决现有插值装置或方法针 对不同规格的图像通用性差且需改变硬件电路的问题。
[0006] 本发明的第一个方面是提供一种并行多相位图像插值装置，包括：
[0007] 局部存储器，用于存储源图像数据和行滤波器系数；
[0008] 第一访存控制单元，用于获取局部存储器中的F行源图像数据并缓存到源图像数 据缓冲单元；
[0009] 第二访存控制单元，用于获取局部存储器中的F个行滤波器系数并缓存到行滤波 器系数缓冲单元；
[0010] 源图像数据缓冲单元，用于在第k时钟周期内分别向P个乘累加器输入第f行源 图像数据的P个像素；
[0011] 行滤波器系数缓冲单元，用于在第k时钟周期内向P个乘累加器广播第f行源图 像数据对应的第f?个行滤波器系数；
[0012] 乘累加器，用于在第k个时钟周期内根据所述第f个行滤波器系数对所述第f行 源图像数据执行乘累加运算得到中间结果；
[0013] 第三访存控制单元，用于获取所述中间结果并存储到局部存储器；
[0014] 状态机，用于为所述第一访存控制单元、第二访存控制单元、第三访存控制单元、 源图像数据缓冲单元、插值滤波缓冲单元输出控制信号；
[0015]其中，k 彡 1，F 彡 1，P>1，1 彡 f 彡 F。
[0016] 本发明的第二个方面是提供一种并行多相位图像插值方法，包括：
[0017] 第一访存控制单元获取局部存储器中的F行源图像数据并缓存到源图像数据缓 冲单元；
[0018] 第二访存控制单元获取局部存储器中的F个行滤波器系数并缓存到行滤波器系 数缓冲单元；
[0019] 所述源图像数据缓冲单元在第k时钟周期内分别向P个乘累加器输入第f行源图 像数据的P个像素；
[0020] 所述行滤波器系数缓冲单元在第k时钟周期内向P个乘累加器广播第f行源图像 数据对应的第f?个行滤波器系数；
[0021] 所述乘累加器在第k个时钟周期内根据所述第f?个行滤波器系数对所述第f?行源 图像数据执行乘累加运算得到中间结果；
[0022] 第三访存控制单元获取所述中间结果并存储到局部存储器；
[0023] 判断f+l< F是否成立，若成立则令f自加1并重复执行所述对第f行的操作直 至f+l>F终止并得到第k个时钟周期的中间结果作为插值结果；
[0024] 其中，k彡1，F彡1，1彡f彡F。
[0025] 本发明的有益效果为：
[0026] 本发明并行多相位图像插值装置支持任意阶的多相位滤波器，能在不改变硬件仅 需对硬件重新进行配置的条件下实现对插值装置的重构，进而实现对不同图像数据的插值 缩放，也即实现了一种可重构的并行多相位图像插值装置，能够满足不同应用场景需求。具 体来说，首先、该装置仅有一种电路结构，可以支持任意阶的插值滤波器，对于不同图像可 以在不同的时刻复用同一个电路结构；其次、该装置可以在不改变硬件，仅修改配置的情 况，用于不同需求的应用场景；最后、该装置通过二维离散存储器，可以零开销实现图像转 置，从而水平插值和垂直插值电路可复用。
【附图说明】
[0027]图1为本发明并行多相位图像插值装置实施例一的结构框图；
[0028] 图2为本发明基于边缘检测的图像插值方法实施例一的流程图；
[0029] 图3为传统的图像垂直插值算法流程图；
[0030] 图4为传统的图像垂直插值算法中图像插值坐标计算符号的说明图；
[0031]图5为本发明并行多相位图像插值装置实施例一中优化后的插值算法流程图；
[0032] 图6为本发明并行多相位图像插值装置实施例一中更新表的计算流程图；
[0033] 图7_a)为传统垂直6阶插值滤波器的电路结构图；
[0034] 图7_b)为传统6阶插值滤波器电路结构；
[0035] 图7-c)为传统6阶插值滤波器电路结构；
[0036]图8为本发明基于边缘检测的图像插值方法实施例一中新的插值系数表计算流 程；
[0037]图9_a)为源图像像素示意图；
[0038] 图9_b)为插值后图像像素示意图；
[0039] 图9-c)为插值数据处理顺序示意图；
[0040] 图9_d)为源图像数据的访问顺序示意图；
[0041] 图10为各访存控制单元的结构示意图；
[0042] 图11为本发明并行多相位图像插值装置实施例一中的数据缓冲结构图；
[0043] 图12为本发明并行多相位图像插值装置实施例一中的插值系数缓冲电路结构 图；
[0044] 图13为本发明并行多相位图像插值装置实施例一中的MAC阵列结构图；
[0045]图14为本发明并行多相位图像插值装置实施例一中的插值装置部件连线图；
[0046] 图15为本发明并行多相位图像插值装置实施例一中的状态机FSM的电路结构 图；
[0047] 图16为本发明并行多相位图像插值装置实施例一中的基本控制时序产生单元产 生的输出信号时序图。
【具体实施方式】
[0048]图1为本发明并行多相位图像插值装置实施例一的结构框图，如图1所示，本发明 并行多相位图像插值装置，包括：
[0049] 局部存储器3,用于存储源图像数据和行滤波器系数；
[0050] 第一访存控制单元0,用于获取局部存储器中的F行源图像数据并缓存到源图像 数据缓冲单元；
[0051] 第二访存控制单元1，用于获取局部存储器中的F个行滤波器系数并缓存到行滤 波器系数缓冲单元；
[0052] 源图像数据缓冲单元4,用于在第k时钟周期内分别向P个乘累加器输入第f行源 图像数据的P