专利名称：一种图像色度1/4插值方法及其装置的制作方法
技术领域：
本发明涉及一种图像色度插值的方法和装置，尤其是指一种图像 色度1/4插值方法及其装置。
背景技术：
RealVideo(ra、 ram)格式一开始就定《立在^L频流应用方面的，是 视频流技术的始创者。RealVideo9是指rmvb (real9.0) 。 rmvb中的 vb是指variable bit(即动态码率)，为Rea I Networks公司新的编码 格式。其图象质量和MPEG2、 DIVX相比虽差很多，但在码率较低的图 像领域却得到广泛的应用。RealVideo 9中，色度预测采用1/4像素的精度。相对整像素或1/2 像素预测，1/4像素能够提供更好压缩比。在四个整像素之间，如图1所 示，有16个点可能用来做1/4插值，其中包括左上角的整像素点(O，O)。 RealVideo 9中，色度的1/4插值计算和亚像素位置直接相关，便于PG 串行实现。随着摄像类产品和MP4类移动多媒体的发展，基于RealVideo 9 的色度1/4插值的硬件实现有迫切的现实需要。但RealVideo 9的色 度1/4插值是通过预测整像素或1/2像素，用软件实现的；而对所有的 1/4像素没有统一的描述及处理，就不能对RealVideo 9的色度1/4插 值进行硬件实现。这就需要对1/4像素进行统一的描述及处理，并通 过硬件加以实现。发明内容本发明的目的在于，当例如RealVideo 9的色度V4插值时对所有 1/4像素点进行统一的处理以及硬件实现，提供了一种图像色度1/4插 值方法及其装置。根据本发明的第一方面，提供了一种图像色度1/4插值方法，包括 以下步骤输入dx和dy，分别生成四个加权系数(S-dx)氺(S-dy) 、dx氺(S-dy)、 (S-dx)*dy、 dx*dy;其中dx和dy分別是一个4x4图像宏块内色度1/4插值点到所述图像宏块的边界距离，S是边界间距离，图像宏块包括四个整像素点；输入四个整像素点的色度值A、 B、 C、 D，结合加权系数分别计算加 权色度值(S-dx)*(S-dy)*A、 dx*(S-dy)*B、 (S—dx)*dy*C、 dx*dy*D;把加权色度值和与插值点相关的一个常数进行相加，所述常数的 选值取决于所述色度1/4插值点的位置。优选地，对相加的总和进行归一化处理，得到所述1/4插值点色度值。根据本发明的第二方面，提供了一种图像色度1/4插值装置，所述 插值装置包括加权系数生成单元，包括多路选择器和乘法器，多路选择器对dx 和dy以及S-dx和S-dy进行选通，并由乘法器生成加权系数；其中dx 和dy分别是一个4x4图像宏块内色度1/4插值点到所述图像宏块的边 界距离，S是边界间距离，图像宏块包括四个整像素点；加权色度生成单元，包括乘法器，把加权系数生成单元生成的加 权系数分别与相应的一个上述整像素点的色度^f直由乘法器相乘，得到 加权色度值；常数整合处理单元，包括多路选择器和加法器，从预存的常数数 值集合中由多路选择器选择与插值点相关的常数，结合加权色度生成 单元生成的加权色度值，通过加法器的级联组合处理，得到加入常数 的力口纟又总-口；控制逻辑单元，对上述多路选择器、乘法器及加法器进行逻辑控 制，实现各单元之间的信号耦合以及选择信号输出。根据本发明给出了一种图像色度1/4插值方法及其装置，为图像 色度1/4插值的统一处理以及硬件实现，提供了一种全新的色度1/4 插值方法和装置。
下面将参照附图对本发明的具体实施方案进行更详细的说明，其中图1是本发明色度1/4插值像素点的位置关系图；图2是本发明色度1/4插值的统一描述的概念示意图；图3是本发明色度1/4插值实施例1的装置结构图；以及图4是本发明色度1/4插值实施例2的装置结构图。
具体实施方式
为了实现图像色度1/4插值的统一处理以及硬件实现，本发明提 供了一种图像色度1/4插值方法及其装置。接下来将以RealVideo 9 的色度1/4插值的统一处理和硬件实现为例，具体说明该方法及其装 置。图1示出色度1/4插值像素点的位置关系图。如图1所示，在一 个4x4的图像宏块内，有16个1/4插值点。方块表示整像素点，三角 形表示1/4像素点。四个方块(O，O) (0，1) (1,0) (1，1)分別表示四 个整像素点，四个整像素点色度值在表述中表示为p。， 。 p。. ， P1, 。 P1,,， 也可简要的表示为A、 B、 C、 D四个il。接下来，了解RealVideo9的色度1/4插值的描述及处理方法，每个 点的插值公式如下表所示cdx, cdy 0,01/4'插值点公式 fo, o = Po, 00,1(3po'o + Pi,o + 2) >> 20,2(Po,o + Pi,o十0) >> 10,3(Po,o +2) >> 21,0(3p。'o + Po, i + 1) >> 21,1(9p0, o + 3p0, i + 3p丄'o + Pi, i + 7) >> 41,2(3p0, o + Po, i + 3p丄，o + Pi, i + 4) >> 31,3(3p0, o + Po, i + 9pi, o + 3p丄，i + 7) >> 42,0(Po,o + Po, i + 1) >> 12,1(3p0, o + 3p0, i+ Pi, o + Pi, i + 4) >> 32,2(Po, o + Po, i + Pi, o + Pi, i + 1)》22,3(Po, o + Po, i + 3p丄，o + 3pi, — 4) >> 33,0(Po,o + 3p0, i + 1) >> 23,1(3p0, o + 9p0,丄+ p丄，o + 3pl i + 7) >> 43,2(p0, o + 3p0, i + Pi, o + 3pi, i + 4) >> 33,3(Po, o + Po, i + Pi, o + Pi, i + 1) > > 2从表中可以看出，除了 (2，2)与(3，3)点的插值公式相同外，其余都是 不同的。经过仔细的分析，可以得到一个统一的公式描述，便于硬件进行 实现。图2示出色度1/4插值的统一描述的概念示意图。如图2所示，A、 B、 C、 D为某色度1/4插值点相关的四个整像素点色度值，其为8比特无符号数。dx和dy为该色度1/4插值点到图像宏块左边界和上边界 的距离，其为3比特无符号数。可以将前文的1/4插值点公式重新表述如下;cdx, cd.y. 0,04. 4 .、 统一表述后的1/4裙ti公式 -::"-((4-0)*(4-0)*p0,0 + 0氺(4-0"ptu +(4-0)*0* p。j + 0*0*p14 + 0)>>40,1((4_0)*(4-l)*p0,0 + 0水(4-l"p。4+(4_0)*1* ptu + 0屮Pw + 8)>>40,2((4-0)*(4-2)*p0,0 + 0木(4-2"Po4+(4-0)*2* p。,i + 0氺2氺Pw + 0)>>40,3((4-0)*(4-3)*p0,0 + 0求(4-3"poj +(4-0)*3* p。j + 0*0*p14 + 0)>>41,0((4-1)*(4-0)*p0,0 + l木(4-0"Po4+(4-1)*0* ptu + l，Pw + 0)>>41,1((4-1)*(4-l)*p0,0 + l*(4-l)*p04+(4-1)*0* p04 + l屮Pi,丄+ 7)>>41,2((4-l)*(4_2)*p0,0 + 1*(4_2)*卩04+(4_1)*2* Pcu + l*2*p14 + 8)>>41,3((4_1)*(4-3)*p0,0 + l氺(4-3"po,i +(4-1)*3* Pt^ + l氺3木Pw + 7)>>42,0((4-2)*(4-0)*p0,0 + 2*(4-O"ptu+(4-2)*0* p。4 + 2，p^ + 8)>>42,1((4-2)*(4-l)*p0,0 + 2*(4-l"p。,丄+(4-2)*1* p04 + 2屮Pw + 8)>>42,2((4-2)*(4-2)*p0,0 + 2，-2"po4 +(4-2)*2* p。j + 2*2*p14 + 4)>>42,3((4-2)*(4_3)*p0,0 + 2氺(4-3"Po4+(4_2)*3* Po,丄+ 2木3氺Pw + 8)>>43,0((4_3)*(4-0)*p0,0 + 3*(4-O"Pn+(4-3)*0* p丄,o + 3，Pw + 4)>>43,1((4-3)*(4-l)*p0,0 + 3"4-l"po,]:+(4-3)*1* p丄,。+ 3*l*plfl + 7)>>43,2((4-3)*(4-2)*p0,0 + 3*(4-2"Pn +(4-3)*2* pj,。 + 3*2*p14 + 8)>>43,3采用(2,2)点方式插值仔细观察这些公式与依据dx和dy之间的关系，描述公式统一如下 predPar让XG， [dx， dy] = ((4 - dx) * (4 - dy) *A+dx* (4 - dy) *B + (4 一 dx)氺dy氺G+dx氺dy氺D+Gonstant)〉〉4其中，常数Gon，卞，nt选择如下悉^斤—f,rcdx, cdyc 一.(o,o)(0,2)(1,1),(1,3),(3,1)(1,0),(2,2),(3,0),(3,3)(0,1),(0,3),(1,2),(2,0),(2,1),(2,3),(3,2)C。nstant4图3示出本发明色度1/4插值实施例1的装置结构图。如图3所 示，该装置包括加权系数生成单元、加权色度生成单元、常数整合 处理单元、归一化单元以及控制逻辑单元。其中，加权系数生成单元包括多路选择器图X、乘法器和/或寄存 器，多路选择器MUX对已知色度1/4插值点的dx和dy以及4-dx和4-dy 进行选通，并由乘法器生成加权系数(4-dx:C4-dy) 、 dx*(4-dy)、 (4一dx)氺dy、 dx氺dy;加权色度生成单元包括乘法器和寄存器，把加权系数生成单元生成的加权系数(4-dx)氺(4-dy) 、 dx* (4-dy) 、 (4_dx)*dy、 dx*dy分别对 应与输入四个整像素点的色度值A、 B、 C、 D由乘法器相乘，生成的加 权色度(4-dx)氺(4-dy)氺A、 dx*(4-dy)*B、 (4-dx)*dy*G、 dx*dy*D送入寄存器；常数整合处理单元，包括多路选择器MUX和加法器，把预存的常 数constant数值集合由多路选择器MUX选择其一，结合加权色度生成 单元生成的加权色度(4-dx)氺(4-dy)木A、 dx*(4-dy)*B、 (4-dx)*dy*C、 dx*dy*D，通过加法器的级联组合处理，得到加入常数constant的加 权色度总和；归一化单元，即移位寄存器，把常数整合处理单元得到的加入常 数constant的加权色度总和进行移位处理，最终得到色度1/4插值点；控制逻辑单元对若干多路选择器、寄存器、乘法器及加法器进行 逻辑控制，实现各单元之间的信号耦合以及选择信号输出。在该实施例中，加权系数生成单元由两个多路选择器对四个寄存 器中的dx和dy以及4-dx和4-dy进行选通，两两送入乘法器进行运 算，得到加权系数(4-dx)氺(4-dy) 、 dx* (4-dy) 、 (4-dx)*dy、 dx*dy， 并把运算结果保存到四个寄存器中。加权色度生成单元由四个乘法器和8个寄存器組成，把加权系数 生成单元的四个寄存器中的加权系数(4-dx) * (4-dy) 、 dx* (4-dy)、 (4-dx)*dy、 dx*dy，结合存放于另四个寄存器中的四个整像素点的色 度值A、 B、 G、 D，对应送入相应的乘法器进行运算，并把运算结果送 入Weight—A、 Weight—B、 Weight—G、 Weight—D四个寄存器中。常数整合处理单元由一个多路选择器MUX和四个加法器組成，把 预存的常数(constant)数值集合由多路选择器MUX选择其一，结合 加权色度生成单元中的Weight—A、 Weight—B、 Weight_G、 Weight—D寄 存器存储的加权色度，两两相加，求出总和。然后由归一化单元，把常数整合处理单元得到的加入常数的加权 色度总和进行归一化处理，以得到所述1/4插值点色度值整个过程都由控制逻辑单元实现该装置的逻辑控制，对若干多路 选择器、寄存器、乘法器及加法器进行控制，实现各单元之间的信号耦 合以及选择信号输出。接下来，以其中的一个点(3， 1)来说明该方法及装置的工作过程。 对于(3，1)来说，其到图像宏块边界的距离分別为3和1，故dx、 dy、4-dx、 4-dy对应的值分别为3、 1、 1、 3;由上面两个多路选择器对3、 1、 1、 3进行ciC;选通，两两送入乘法器进行运算，得到加权系数 (4一dx) * (4—dy) 、 dx氺(4一dy)、 (4一dx)氺dy、 dx*dy，即3、 9、 1、 3并才巴 运算结果保存到四个寄存器中；然后结合存放于另四个寄存器中的四 个整像素点色度值A、 B、 C、 D，即(O，O) (0,1) (1，0) (1,1)，对应送 入四个相应的乘法器进行运算，得到(4-dx)*(4-dy)*A、 dx*(4-dy)*B、 (4-dx)*dy*G、 dx*dy*D对应的值3A、 9B、 G、 3D，并把运算结果送入 Weight_A、 Weight—B、 Weight—G、 Weight—D四个寄存器中；再由一个 多路选择器图X，把预存的常数constant数值集合由多路选择器MUX 选择其一，对于(3，1)来说，即常数constant值为4，结合加权色度生 成单元中生成并在寄存器存储的加权色度3A、 9B、 C、 3D由四个加法 器进行两两相加，求出总和即3A+9B+C+3D+4;然后由归 一 化单元即移 位寄存器对得到的结果右移四位，即得到(3， 1)插值点的色度值。以上 各单元之间的信号耦合以及选择信号输出均由控制逻辑单元进行实 现。图4示出本发明色度1/4插值实施例2的装置结构图。如图4所 示，同时结合图3可知，通过加权系数生成单元多选用一个多路选择器 MUX， p。，。的加权色度的生成就可以在最上面的乘法器中进行，也即加权 色度生成单元复用了加权系数生成单元的乘法器。这样一来就节省了 一个乘法器，同时各元器件所属单元并不唯一，以在不同步骤实现的功 能为准。在图4的实施情况下，具体地，最上面的乘法器既属于加权系 数生成单元，又归属于加权色度生成单元；也即在加;^又系数生成步骤， 属于加权系数生成单元，而在加权色度生成步骤，又属于加权色度生 成单元。其他的元器件的功能划分，和该乘法器的情况均相似。^中，^旨四拍，3于dx详口 4一dx， dy《口 4一dy iiffC;Ci4if，两两纟圣it 加权系数生成单元的乘法器相乘，把所得的加权系数分別送入四个寄 存器。在第五拍，四个整像素点色度值A、 B、 C、 D并行输入，其中，A 以及由寄存器经连接旁路返回的加权系数，经过多路选择器选通后，复 用加权系数生成单元的乘法器，和其他三个乘法器并行运算，得到加权 色度值。然后在接下来的三拍中，各加权色度值和由多路选择器自预存 的常数集合中选通的一个值，通过四个加法器完成求和的运算。还可看到其加法器的运算过程也略有变化，这种结构上的变化并 不影响运算的结果，只是控制逻辑电路相应略作变化即可。图4与图3相比，容易知道，本发明方案还有很多变体，各单元的 功能划分有清晰的，也有交叉的，因而各单元的划分应该以各元器件在不同步骤或节拍的工作及功能实现为准。以上对本发明的具体描述旨在说明具体实施方案的实现方式，不 能理解为是对本发明的限制。本领域普通技术人员在本发明的教导下 可以在详述的实施方案的基础上做出各种变体，这些变体均应包含在 本发明的构思之内。本发明所要求保护的范围仅由所述的权利要求书 进行限制。
权利要求
1.一种图像色度1/4插值方法，其特征在于，包括以下步骤输入dx和dy，分别生成四个加权系数(S-dx)*(S-dy)、dx*(S-dy)、(S-dx)*dy、dx*dy；其中dx和dy分别是一个4x4图像宏块内色度1/4插值点到所述图像宏块的边界距离，S是边界间距离，图像宏块包括四个整像素点；输入四个整像素点的色度值A、B、C、D，结合加权系数分别计算加权色度值(S-dx)*(S-dy)*A、dx*(S-dy)*B、(S-dx)*dy*C、dx*dy*D；把加权色度值和与插值点相关的一个常数进行相加，所述常数的选值取决于所述色度1/4插值点的位置。
2.如权利要求1所述的图像色度1/4插值方法，其特征在于还包 括以下步骤对所述相加的总和进行归一化处理，得到所述1/4插值点色度值。
3. 如权利要求2所述的图像色度1/4插值方法，其特征在于S等 于4，归一化处理包括将相加的总和右移四位。
4. 如权利要求1至3任一项所述的图像色度1/4插值方法，其特 征在于，所述插值方法基于RealVideo 9的色度1/4插值标准，所述常 数由色度1/4插值点的位置所决定，即其取值范围为{0， 4， 7， 8}。
5. —种图像色度1/4插值装置，其特征在于，所述插值装置包括加权系数生成单元，包括多路选择器和乘法器，多路选择器对dx 和dy以及S-dx和S-dy进行选通，并由乘法器生成加^1系数；其中dx 和dy分别是一个4x4图像宏块内色度1/4插值点到所述图像宏块的边 界距离，S是边界间距离，图像宏块包括四个整像素点；加权色度生成单元，包括乘法器，把加权系数生成单元生成的加 权系数分別与相应的一个上述整像素点的色度值由乘法器相乘，得到 加权色度值；常数整合处理单元，包括多路选择器和加法器，从预存的常数数 值集合中由多路选择器选择与插值点相关的常数，结合加权色度生成 单元生成的加权色度值，通过加法器的级联組合处理，得到加入常数 的力口权总和；控制逻辑单元，对上述多路选择器、乘法器及加法器进行逻辑控 制，实现各单元之间的信号耦合以及选择信号输出。
6. 如权利要求5所述的图像色度1/4插值装置，其特征在于还包括归一化单元，把常数整合处理单元得到的加入常数的加权色度总和进行归一化处理，以得到所述1/4插值点色度值。
7. 如权利要求6所述的图像色度1/4插值装置，其特征在于所述 归一化处理是移位处理。
8. 如权利要求5或7任一项所述的图像色度1/4插值装置，其特 征在于加权系数生成单元所生成的加权系数分别为(S-dx) * (S-dy)、 dx*(S-dy)、 (S-dx)*dy、 dx*dy;加权色度生成单元所生成的加权色度 值为分别(S-dx)*(S-dy)*A、 dx*(S-dy)*B、 (S-dx)*dy*C、 dx*dy*D。
9. 如权利要求5所述的图像色度1/4插值装置，其特征在于包括 寄存器，存储生成的加权系数和/或加权色度值。
10. 如权利要求9所述的图像色度1/4插值装置，其特征在于所 述加权系数生成单元的乘法器输出的与至少一个上述整像素点有关的 加权系数经寄存器输入所述加权系数生成单元的多路选择器，所述加 权系数生成单元的多路选择器对所述至少一个整像素点的色度值和所 述与至少一个上述整像素点有关的加权系数进行选通，使得所述加权系数生成单元的乘法器对其进行乘法运算得到该至少一个整像素点的 加权色度值；所述图像色度1/4插值装置还包括旁路装置，使前述至 少一个整像素点的加权色度值直接输入常数整合处理单元，而不经过 加权色度生成单元。
全文摘要
本发明披露了一种图像色度1/4插值方法及其装置，解决了RealVideo 9下色度1/4像素点的统一处理以及通过硬件实现该处理过程。该色度1/4插值方法，其特征在于，所有1/4像素点插值点都可以由统一的描述公式predPartLXC’[dx，dy]＝((4-dx)*(4-dy)*A+dx*(4-dy)*B+(4-dx)*dy*C+dx*dy*D+Constant)＞＞4来描述处理并实现。本色度1/4插值方法及其装置具有统一处理功能和快速实现1/4插值点的功能，在数码产品领域具有广泛的产品实现优势。
文档编号H04N11/04GK101325719SQ20081011736
公开日2008年12月17日 申请日期2008年7月30日 优先权日2008年7月30日
发明者马凤翔 申请人:北京中星微电子有限公司