专利名称：双功能串行/解串器及其方法
技术领域：
本发明涉及串行/解串器(SerDes)，更具体地说，涉及一种用于点对点及 点对多点通讯的双功能串行/解串器。
背景技术：
串行/解串器实质是一个集成电路(IC或者芯片)收发器，该收发器能够 实现并行数据及串行数据之间的相互转换。其中，发送单元输入并行数据行后 会输出串行数据流。发送单元还可包含锁相环(PLL)，将输入并行时钟倍增 到与串行频率相一致。例如，位于千兆以太网系统中的串行/解串器具有10个 时钟频率为125MHz的并行数据行，输出的串行数据流时钟频率为1.25GHz。 千兆以太串行/解串器一般会使用犯/10B编码方案，将8比特的码元映射为 10比特码元以达到线路上的直流平衡。接收单元是发送单元的逆过程，即输 入串行数据流后输出并行数据行。
图1A示出了用于千兆以太网物理层设备中的串行/解串器。如图所示，所 述千兆以太网物理层包含物理编码子层(PCS)、物理介质附属子层(PMA) 以及物理介质相关子层(PMD)。 PCS主要用于对千兆媒体独立接口 (GMII) 的8位码组编码成10位码组，或者从10位码组中解码得出千兆媒体独立接口 (GMII)的8位码组(8B/10B)，以便与其下层的PMA进行通讯。类似地， 图1B示出了用于10G PHY中的串行/解串器。如上所述，10G以太PHY中 的PCS主要用于对10GB媒体独立接口 (XGMII)的64位码组编码成66位 码组，或者从66位码组中解码得出IOGB媒体独立接口 (GMII)的64位码 组(64B/66B)，以便与其下层的PMA进行通讯。
通常来讲，PMA将PCS从物理介质中抽象出来。因此，PCS并不清楚介 质究竟是铜线还是光纤。PMA的主要功能包括在PCS和PMA之间发送及接收的码组的变换、对下层串行PMD上发送/接收的码组进行串行/解串操作、 从PMD提供的编码数据(例如犯/10B、 64B/66B等)中对恢复时钟，以及对 PMA和PMD之间发送和接收的比特数据进行变换。
PMD主要用于产生出电信号或光信号，产生的信号究竟是电信号还是光 信号取决于所连接的物理介质的性质。PMD信号会被传送到媒体相关接口 (MDI)，该接口是支持多种媒体的实质介质连接，包括连接器。
如上所述，PMA用于对接收到的时钟进行恢复，该时钟频率由PCS用来 对PMA传送过来的数据进行采样。传统的时钟恢复机制采用延迟锁定回路 (DLL)以及锁相环(PLL)将本地时钟相位与恢复的时钟相位进行同步。
对于点对点系统，对输入的嵌入式时钟的锁定操作通常是发生在链路上数 据通讯之前的一次性事件。因此，对输入的嵌入式时钟的锁定进程无需有特别 锁定时间要求。对输入的嵌入式时钟的锁定操作较为灵活的时间要求可以放宽 串行/解串器的设计要求。
在诸如以太无源光网络(EPON)这样的点对多点系统中，位于头端的单 个光路终端(OLT)可以与位于不同末端节点的多个光网络单元(ONT)进行 通讯。这种设计能够通过增设多个网络节点来实现光纤设备共享。典型地， OLT将信号下传至所有的ONT。另一方面，每个ONT都将数据上传至OLT。 但是，OLT以及ONT不需要以相同的信号传输速率以及带宽来进行数据传输。 此外，ONT还可在上传过程中通过共享带宽以及使用不同的波段来消除重叠 影响。
在对来自连接的不同ONT的多个单独的通信进行接收的过程中，OLT中 的串行/解串器需要获取每个ONT通信的相位以及频率。因此，对于输入的嵌 入式时钟的锁定操作不再是一次性事件。随着对实现锁定的时间要求的逐渐严 格，OLT中的串行/解串器的设计将会面临更加严格的限制。
在串行/解串器市场中，点对点及点对多点的解决方案在逐渐扩展的市场 中将继续占有重要一席。因此，目前真正需要的是一种在满足点对点以及点对 多点不同应用需要的同时，能够尽可能增大容量的串行/解串器。
发明内容
本发明提供了一种用于点对点及点对多点通讯的双功能串行/解串器，结 合至少一幅附图进行了充分的展现和描述，并在权利要求中得到了更完整的阐 述。
本发明的一个方面提供了一种串行/解串器，包括 操作模式管理接口；以及
时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间 周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于 所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第 二模式，其中，对所述时钟恢复模块的配置是基于所述操作模式管理接口处所 接收到的数据进行的。
优选地，所述串行/解串器进一步包括用于存储所述第一模式以及第二模 式之一中的参数的可配置寄存器。
优选地，所述时钟恢复模块包括锁相环。 优选地，所述时钟恢复模块包括延迟锁定回路。 优选地，所述第一锁定时间周期用于点对点通讯网络。 优选地，所述第二锁定时间周期用于点对多点通讯网络。 优选地，所述第一模式的抖动特性好于所述第二模式。 根据本发明的另一方面，本发明提出一种串行/解串器，包括 时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间 周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于 所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第 二模式，其中，对所述时钟恢复模块的配置是基于操作模式管理接口处所接收 到的数据进行的。
优选地，所述串行/解串器进一步包括用于存储所述第一模式以及第二模 式之一中的参数的可配置寄存器。
优选地，所述时钟恢复模块包括锁相环。 优选地，所述时钟恢复模块包括延迟锁定回路。优选地，所述第一锁定时间周期用于点对点通讯网络。 优选地，所述第二锁定时间周期用于点对多点通讯网络。 优选地，所述第一模式的抖动特性好于所述第二模式。 根据本发明的一个方面，本发明提出一种串行/解串方法，包括 将参数存储到串行/解串器的可配置寄存器中，所述参数是由所述串行/解 串器通过操作模式管理接口接收到的；以及
配置所述串行/解串器的时钟恢复模块操作在第一操作模式和第二操作模 式中的一种模式下，所述配置是基于存储在所述可配置寄存器中的参数的，其 中，所述第一操作模式能够在第一锁定时间周期内锁定到输入的嵌入式时钟， 所述第二操作模式能够在第二锁定时间周期内锁定到输入的嵌入式时钟，所述 且所述第二时钟周期短于所述第一时钟周期。
优选地，所述配置包括配置锁相环。
优选地，所述配置包括配置延迟锁定回路。
^了对本发明前述以及其他方面的优点进行进一步说明，下面将结合附图 及实施例对本发明作进一步说明。应当说明的是，下述附图仅仅用于对本发明 典型实施例作进一步描述，并非对本发明保护范围的限制。附图中-
图1A和图1B分别是用于千兆和10G以太物理层设备中的串行/解串器的 实现结构示意图2是点对多点通讯网络示意图3A和图3B分别是单个头端OLT与多个末端ONT之间的通讯示意图4是PMA中串行/解串器的功能示意图5是经配置可用于多操作模式下的PHY的示意图6是对用于多模式之一的串行/解串器进行配置的流程图。
具体实施例方式
本发明的多个具体实施例将在下面进行详细讨论。在对具体实施方式
进行说明时，应当明白，这仅仅是用于对本发明进行说明。本领域的普通技术人员 在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还 可做出很多形式，这些均属于本发明的保护范围。
串行/解串器能够实现物理位置间快速且可靠的数据传输。在此，以并行 总线形式存在的数据被串行化为单个高速信号。串行/解串器除了使用在点对 点系统中，还能使用在点对多点系统中。
图2是点对多点通讯网络示意图。如图所示，点对多点网络包括与多个 ONT 230-n通过PON进行通信连接的单个OLT 210。所示的PON包括分离器 220，该分离器能够将单根馈电电缆分离成多根分接电缆以用于各个ONT 230-n。在一具体实施例中，采用了单分离器(例如1: 16)。在另一实施例中， 可进行两步分离。例如，可以将一个l: 2的分离器与两个1: 8的分离器进行 组合以分离得出16根单独的分接电缆。
PON的优点在于能够通过多个网络节点实现光纤设备的共享。图3A及 3B是以太PON (EPON)中单个头端OLT与多个末端ONT之间进行上行及 下行通讯的示意图。在图3A所示的下行方向上，OLT310为每个独立连接的 ONT331、 332、 333发送数据包1、 2、 3。如图所示，ONT331、 332、 333中 的每一个都会接收到数据包流，其中，每个ONT331、 332、 333都负责对所 属区域的特定数据包进行提取。
在图3B所示的上行方向上，每个ONT331、 332、 333会将自己的数据包 回传给OLT310。在该上行通讯过程中，ONT331、 332、 333所采用的发送方 式能够避免数据包之间发生冲突。在一具是实施例中，PON采用时分多址 (TDMA)通讯协议。因此，来自ONT 331、 332、 333的各数据包通讯都会 在指定的时隙中发送至OLT310。
如上所述，由于每个ONT接收到相同的数据包流，因此OLT310的下行 发送操作是连续进行的。该种通讯方向与点对点系统的类似之处在于，ONT 331、 332、 333内的串行/解串器能够对输入的嵌入式时钟进行一次性锁定。
另一方面，在上行方向上，OLT310中的串行/解串器从ONT331、 332、 333处接收到多个单独的通讯流。这种PON中的突发模式会显著增加OLT310中串行/解串器的负担。与上述对输入嵌入式时钟进行一次性锁定不同的是，
OLT310中的串行/解串器必须对来自ONT331、 332、 333的输入数据流进行 重复锁定。这是由于每个ONT 331、 332、 333所使用的时钟在频率和相位上 会有不能程序的改变。
如上所述，串行/解串器功能主要用在PMA中。图4是PMA中串行/解串 器功能的示意图。如图所示，PMA包括用于接收来自PCS的发送(TX)码组 输出并且为PMD生成串行输出的并入串出(PISO)模块410。 PISO410的操 作是基于时钟倍增单元(CMU) 420所生成的时钟信号进行的，该时钟倍增单 元对输入的并行PMA发送时钟进行倍增操作。在一具体实施例中，PISO410 设有单个移位寄存器，该移位寄存器会在每一并行时钟单位内接收一次并行数 据并且将接收到的并行数据以较高的串行时钟率移位输出。
在千兆以太系统中，通过8B/10B编码器生成所述TX码组，PISO410以 125MHz时钟乘10倍的时钟频率运行，从而产生1.25GHz的时钟频率。在10G 以太系统中，所述TX码组则是通过64B/66B编码器生成的，PISO 410以 644.5MHz乘16倍的时钟频率运行，从而产生10.3125GHz的时钟频率。
在接收侧，PMA包括用于接收来自PMD的串行输入并且生成给PMA的 RX码组的串入并出(SIPO)模块440。所述RX码组由PCS根据接收信号中 的嵌入式时钟进行处理。恢复的时钟信号由时钟恢复单元(CRU) 430产生， 该时钟恢复单元将输入时钟分割并降低到并行速率以便输出给PCS。在一实施 例中，CRU430的操作是基于延迟锁定回路(DLL)或锁相环(PLL)进行的。 DLL或PLL在PHY中的具体位置视具体应用情况而不同。
对于突发模式通讯，串行/解串器需要对来自不同ONT的各通讯流进行 锁定。这一锁定操作会在较标准点对点通讯中更加严格的时间要求下进行。例 如， 一个点对点系统可能在大约1000比特次的锁定时间下运行良好，但对于 突发模式通讯而言，则可能需要一个更加严格的阈值，可能会低一个数量级。
对锁定时间进行减短的一种方法是防止接收DLL/PLL发生浮动。在实际 中，浮动PLL需要从冷启动开始进行锁定。为了减轻这种情况，将时钟恢复 与发送时钟相绑定以避免出现杂散。图4示意出了这种方法的示例，其中CRU430通过信道450接收发送时钟。在突发模式操作中，CRU430可在不同数据 流的转换间利用发送时钟来保证锁定时间最小化。
大体上来说，对锁定时间的压縮会带来成本的增加。例如，縮短了锁定过 程就会带来不理想的抖动结果。因此需要在锁定时间与抖动之间进行平衡。此 外，对于锁定时间的增加需求会导致大规模的系统重组，比如，采用相对于 CMOS以及Bi-CMOS的数字信号处理(DSP)技术。在此还存在另一平衡点， 那就是DSP解决方案与能耗之间的平衡，因为DSP解决方案通常需要大量能
根据本发明，点对点以及点对多点模式中串行/解串器的操作需要在设计 上实现多个层面上的平衡。这些设计上的平衡点会针对特定的操作模式对串行 /解串器进行不同的设计。在制造过程中，这会导致成本效率的显著降低，因 为多种设计不利于实现大规模经济效益。
因此本发明提供的串行/解串器的特性之一就是其能够运行在多种模式 下。 一个实施例中，串行/解串器的设计满足其在点对点以及点对多点操作模 式下的功能要求。为便于对本发明的原理进行说明，现引用图5对用于多操作 模式中的千兆以太SerDes (串行/解串器)收发器进行说明。
如图所示，SerDes收发器500包括发送单元510以及接收单元520。发送 单元510进一步包括发射器511、 PIS0 512、编码器513 (例如，8B/10B、 64B/66B等)，以及发送FIF0 514。接收单元520进一步包括接收器521、 SIP0 522、时钟恢复模块523、解码器524 (例如，8B/10B、 64B/66B等)，以 及校准FIFO 525。
进一步如图5所示，SerDes收发器500还包括配置寄存器530。配置寄存 器530作为一个常用功能块，对用于配置发送单元510以及接收单元520中的 一个或多个的配置参数进行存储。发送单元510以及接收单元520还可共用诸 如时钟块之类的通用逻辑组件。
在一实施例中，存储在配置寄存器530内的配置参数可通过管理接口 (图 中未示出)进行编程。例如，所述管理接口能够对DLL/PLL的操作特性进行 定义。在一种情况下，所述操作特性能够定义出锁定时间与抖动之间的平衡点。另一情况下，所述操作特性可定义出相关的功耗。因此，所述管理接口能够对
SerDes的操作模式进行配置，以使其能够运行在点对点或者点对多点环境下。 在一实施例中，SerDes收发器500还可配置一个或多个引脚以规定SerDes 接收器按一种操作模式进行操作。例如，可利用一个引脚对接收器锁定到发送 时钟的次数，以及接收器锁定到接收信号中的嵌入式时钟的次数进行控制。使 用该引脚进行的控制能够有效防止点对多点模式中接收器在接收到的数据流 之间的转换时间内发生浮动。
为进一步对本发明中串行/解串器运行的灵活性作进一步说明，现引用图6 所示流程图。如图所示，流程开始于步骤602，在该步骤中，通过管理接口接 收到的一个或多个参数被存储在配置寄存器中。在实例中，这些配置寄存器会 基于对串行/解串器特定使用环境的鉴别进行载入。例如，如果串行/解串器用 在OLT中，则可对其进行相应配置，以便用于点对点以及点对多点模式。对 用于ONT中的串行/解串器也可进行类似的配置。此处的关键问题是只需设计 生产出一种串行/解串器。这就不同于现有情况中一个串行/解串器用在点对点
模式中而另一个串行/解串器用在点对多点模式中。因而，生产效率能够在串 行/解串器的销售中进行动态调整。
在配置寄存器设置完成之后，在步骤604中，串行/解串器随后可基于配 置寄存器的内容进行操作配置。例如，串行/解串器可根据来自配置寄存器中 的一个或多个配置参数上电运行。串行/解串器的具体配置类型及方式依具体 实施方式不同而有所不同。关键问题在于串行/解串器自身的可配置性。
最后，在步骤606中，使用被配置的操作模式从接收的信号中恢复出嵌入 式时钟。如前所述，时钟恢复进程可通过利用配置参数配置过的DLL/PLL来 实现。在另一例子中，所述时钟恢复进程可通过一个或多个在串行/解串器内 指定了特定信号路径的引脚进行辅助。如上所述，可利用一个引脚指定串行/ 解串器锁定于发送时钟，比如在不同通讯流的转换时间内。
如前所述，本发明提供的串行/解串器机制使得一个串行/解串器设计可用 于多种操作模式中。这些不同的操作模式代表了达到各种设计平衡的不同模 式。上述列出的本发明的各项原则可应用于各种应用环境中。例如，本发明可
用于不同标准或非标准网络速度的串行/解串器(例如，1G、 2.5G、 IOG，等)， 以及各种点对点(例如，以太、非以太等)和点对多点网络(例如，PON、 EPON、 IOGEPON等)。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述 的具体实施方式
，上述的具体实施方式
仅仅是示意性的，而不是限制性的，本 领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保 护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
权利要求
1、一种串行/解串器，其特征在于，包括操作模式管理接口；以及时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第二模式，其中，对所述时钟恢复模块的配置是基于所述操作模式管理接口处所接收到的数据进行的。
2、 根据权利要求1所述的串行/解串器，其特征在于，所述串行/解串器 进一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存 器。
3、 根据权利要求l所述的串行/解串器，其特征在于，所述时钟恢复模块 包括锁相环。
4、 根据权利要求l所述的串行/解串器，其特征在于，所述时钟恢复模块 包括延迟锁定回路。
5、 根据权利要求l所述的串行/解串器，其特征在于，所述第一锁定时间 周期用于点对点通讯网络。
6、 一种串行/解串器，其特征在于，包括时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间 周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于 所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第 二模式，其中，对所述时钟恢复模块的配置是基于操作模式管理接口处所接收 到的数据进行的。
7、 根据权利要求6所述的串行/解串器，其特征在于，所述串行/解串器进 一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存器。
8、 根据权利要求6所述的串行/解串器，其特征在于，所述时钟恢复模块 包括锁相环。
9、 一种串行/解串方法，其特征在于，包括将参数存储到串行/解串器的可配置寄存器中，所述参数是由所述串行/解 串器通过操作模式管理接口接收到的；以及配置所述串行/解串器的时钟恢复模块操作在第一操作模式和第二操作模 式中的一种模式下，所述配置是基于存储在所述可配置寄存器中的参数的，其 中，所述第一操作模式能够在第一锁定时间周期内锁定到输入的嵌入式时钟， 所述第二操作模式能够在第二锁定时间周期内锁定到输入的嵌入式时钟，所述 且所述第二时钟周期短于所述第一时钟周期。
10、 根据权利要求9所述的方法，其特征在于，所述配置包括配置锁相环。
全文摘要
本发明涉及一种用于点对点及点对多点通讯的双功能串行/解串器(SerDes)。对可配置的SerDes进行设计以使得其能够运行在多种模式下。对多种操作模式的选择是基于通过管理接口接收到的信息来实现的。在一具体例子中，不同的操作模式定义了不同的锁定时间以及抖动特性。
文档编号H04B10/12GK101447833SQ20081017879
公开日2009年6月3日 申请日期2008年11月26日 优先权日2007年11月26日
发明者韦尔·威廉·戴博 申请人:美国博通公司