专利名称：一种基于多片dsp的宽带高速数字信号处理通用板的制作方法
技术领域：
本实用新型涉及计算机和信息技术高速数字信号处理技术领域，具体的说 是涉及一种基于多片DSP的宽带高速数字信号处理通用板。 背条技术
半个世纪以来，在计算机和信息技术的带动下，数字信号处理(DSP)技 术得到迅速发展。它在无线信号处理、数字通信等许多领域得到广泛应用。它 可以数字形式对信号进行釆集、变换、滤波、估值、识别、调制解调等。在无 线领域中由于信号频带不断增加及通信速率不断提升，传统的数字信号处理平 台由于处理速度、处理带宽等受限已无法满足需要。
作为当今世界无线电通信技术发展的一个潮流，主要应用是釆用宽带收发 信机代替传统的窄带收发信机，将以硬件为核心、以特殊应用为目的的无线电 实现方法过度到在某个通用的计算和处理硬件平台，用软件来完成无线电任务
的设计和实现；目前软件无线电应用技术在对收发信机的中频处理，其关键是
高速数字信号处理，其中的超外差中频信号带宽可以高达50MHz以上，传统的 数字信号处理平台已经无法完成对高频宽带信号的实时数字信号处理，无法适
应软件无线电发展需要；因此，高速数字信号处理平台是实现软件无线电多种
应用的基础。
中国专利200520070518.9公开了 一种高速数字信号釆集回放卡，该专利 方案主要想解决的技术问题是高速数字信号的釆集，并设计出了一种由数字信 号采集模块、数字信号回放模块、数字信号电平转换模块、缓冲管理模块及系
统总线接口模块五部分组成的高速数字信号釆集回放卡，该方案能实现多种高
速数字信号的实时釆集与回放，支持高达0-300Mbps的数字信号釆集率与 32-180Mbps的信号回放，可能实现高速数字信号釆集应用，但从专利文献披露 的内容无法得知是否能处理宽带高速数字信号。
现有技术中对高速宽带信号处理， 一般是使用高速信号采集回放卡来收集 信息后送入计算机存储，进行非实时的数字信号处理，正是由于非实时的数字 信号处理，所以无法应用于实时无线通信领域；在窄带信号处理时可釆用单片 高性能DSP完成实时数字信号处理，而对宽带高速数字信号的实时处理现有技 术缺少解决方案. 发明内容
本实用新型的发明目的是旨在克服上述现有技术缺陷，提供一种基于多 DSP的宽带高速数字信号处理通用板，该通用板能有效的解决在宽带的情况下 高速数字信号的实时处理。
本实用新型通过以下技术解决方案得以实现其发明目的 一种基于多片DSP的宽带高速数字信号处理通用板，包括有模拟信号釆集 模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、PCI/CPCI总线 控制和接口模块、电源转换模块；其中时钟产生和变换模块，分别与模拟信号
釆集模块及模拟信号生成模块连接；模拟信号生成模块与调制器模块连接；电
源转换模块为所述通用板各模块电路提供直流电，其特征在于还包括有多片 FPGA可编程逻辑并行处理模块和多片DSP并行数字信号处理模块；其中多片 FPGA可编程逻辑并行处理模块，通过接口电路分别与模拟信号釆集模块、模拟 信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、以及 PCI/CPCI总线控制和接口模块电路连接。所述模拟信号釆集模块，包含信号滤波电路、运算放大电路、高稳定度时
钟电路和高速A/D转换电路；其作用是可有效的实现宽带信号的高速釆样； 将采集的模拟中频信号，通过射频连接口由其滤波电路完成前级滤波、送入其 运算放大电路进行波形调整、由高速A/D转换电路完成对信号的釆样、由其PECL 电路完成对高速A/D转换电路的高稳定度时钟提供，釆样后的数据通过其接口 电路送入多片FPGA可编程逻辑并行处理模块进行数字信号预处理。
所述模拟信号生成模块，包含运算放大反馈电路、高速时钟电路和D/A转 换电路；其作用是将计算机完成信号仿真后的数据流，先经过PCI/CPCI总线 控制和接口模块及FPGA可编程逻辑并行处理模块，后送入多片DSP并行数字 信号处理模块完成基带信号处理、之后送入多片FPGA可编程逻辑并行处理模 块完成信号的后级处理后，由模拟信号生成模块的D/A转换电路完成信号的产 生，由LVPECL电路提供时钟，将产生的中频数字信号直接输出。
所述多片FPGA可编程逻辑并行处理模块，包含两片高速大规模可编程逻 辑器件电路；其作用是主要完成数字信号通用板上的控制工作和各模块之间 的数据交换以及信号的预处理。
所述多片DSP并行数字信号处理模块，包含2-8片高性能数字信号处理器， 紧耦合总线方式互连并行的处理电路、大容量FLASH电路、高速SDRAM电路、 高速SRAM电路和看门狗电路；其作用是多片FPGA可编程逻辑并行处理模块 将预处理后的数字信号，通过接口电路送入多片DSP并行数字信号处理模块， 由多片DSP釆用紧耦合总线方式连接电路实现多片DSP并行计算对信号完成处 理。
所述调制器模块，包含模拟信号载波调制器电路、滤波器电路；其作用是: 对模拟信号生成模块所产生的信号进行载波调制，将调制信号输出。
所述时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、PECL 电路；其作用是提供板上时钟。
所述PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥芯片电路、
热插拔电路；其作用是提供本数字信号处理通用板与计算机之间的PCi/CPCi
接口，通过FPGA的控制实现高速数字信号处理板与计算机之间的通信。
本实用新型是这样对信息进行处理的模拟中频信号通过射频连接口由滤 波电路完成前级滤波，送入运算放大电路进行波形调整，由高速A/D转换电路 完成对信号的釆样，由PECL电路完成对高速A/D转换电路的高稳定度时钟提 供，釆样后的数据通过接口电路，送入多片FPGA可编程逻辑并行处理模块进 行数字信号预处理后，再通过接口电路把信号送入多片DSP并行数字信号处理 模块，由多片DSP釆用紧耦合总线方式并行对信号完成处理，也可通过CPCI 总线接口送入计算机完成最终处理或者存储；
计算机完成信号仿真后的数据流通过CPCI总线接口控制电路送入多片DSP 并行数字信号处理模块完成基带信号处理，通过接口电路送入多片FPGA可编 程逻辑并行处理模块进行信号后级处理，信号通过接口电路送入模拟信号生成 模块的D/A转换电路完成信号的产生，由LVPECL电路提供时钟，产生的信号
可以直接输出，或者送入调制器模块完成信号的载波调制；
多片DSP并行数字信号处理模块，釆用共享总线的紧耦合电路连接方式进 行通信，共享的处理器不仅可以访问共享的外部存储器，还可以访问其他处理 器的内部存储器、IOP寄存器等；通过访问操作，可以实现多片DSP之间数据 交换的无缝连接，可同时由各处理器完成信号处理工作，多片DSP的紧耦合电 路连接，可完成对一组数据多种算法并进行处理。
本实用新型与现有技术相比有以下优点
首先是本实用新型的适用范围广，可应用于软件无线电的多个领域，能适 应软件无线电信号处理、通信对抗、雷达对抗等实时要求较高的技术领域。
其次是釆用了先进的软件无线电构架实现了平台的通用化。
第三是可以完成对无线信号50MHz带宽、"0MHz以内的中频信号的釆样分 析、信号识别、信号解扩、信号调制解调、任意波形产生、信号釆集回放等高 速数字信号实时处理
第四是本实用新型由于通过了多片DSP芯片紧耦合连接，可实现单片DSP 多倍处理能力，大大提升了单片DSP对高速数字信号的处理能力。
图i是本实用新型的原理框图2是本实用新型的芯片设置示意图；具体实施方式
实施例l: 一种基于多片DSP的宽带高速数字信号处理通用板，由模拟信 号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、多片FPGA 可编程逻辑并行处理模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控 制和接口模块、以及电源转换模块八部分模块电路组成；其中多片FPGA可
编程逻辑并行处理模分别与模拟信号采集模块、模拟信号生成模块、时钟产生 和变换模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控制和接口模块
连接，时钟产生和变换模块还分别与模拟信号釆集模块、模拟信号生成模块连 接，模拟信号生成模块还与调制器模块连接，电源转换模为本实用新型信号处 理通用板上的各模块提直流工作电源；其中
模拟信号釆集模块，包含信号滤波电路、运算放大电路、高稳定度时钟电
路和高速A/D转换电路；模拟信号釆集模块将采集的数据流通过接口电路送入 多片FPGA可编程逻辑并行处理模块；该信号釆集模块核心采用了美国ADI公 司的高速A/D釆样器AD6645ASQ-105,该芯片提供了 14bits分辨率核105MHz的 高速釆样，可有效的实现宽带信号的高速釆样，中频采样可对高达200MHz的 信号实施釆样，信噪比高达75db,信号动态杂散范围高达89dBc;
模拟信号生成模块，包含运算放大反馈电路、高速时钟电路和D/A转换电 路；模拟信号生成模块通过接口电路连接到多片FPGA可编程逻辑并行处理模 块；其核心采用了美国ADI公司的高速双通道D/A信号还原器AD9777BSV，该芯 片提供了双通道信号产生，支持高达400MSPS数据速率，分辨率高达16bits， 可选择2X/4X/8X插值滤波，可选择IQ两路分别输出或同时输出，邻近信道功 率比高达71db;
时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、PECL 电路；时钟产生和变换模块连接模拟信号采集模块和多片FPGA可编程逻辑并 行处理模块，提供板上时钟；时钟产生和变换模块的核心，采用了高稳晶振和 安森美公司的LVPECL/PECL变换器MC100EPT22/MC10EL16，传输延时小于 190ps;
调制器模块，包含模拟信号载波调制器电路、滤波器电路；调制器模块连
接模拟信号生成模块；其核心采用ADI公司的AD8345可实现50MHz到800MHz
的载波调制；
多片FPGA可编程逻辑并行处理模块，包含两片高速大规模可编程逻辑器件 电路;其核心釆用XILINX公司的2片XC3S2000FPGA,其逻辑单元每片高达46080 个，每片有40个18X18硬件乘法器和720kbits内部RAM，主要完成板上的控
制工作和各模块之间的数据交换以及信号的预处理；
多片DSP并行数字信号处理模块，包含4片高性能数字信号处理器，釆用 紧耦合总线方式互连并行处理电路、大容量FLASH电路、高速SDRAM电路、SRAM 电路和看门狗电路；多片DSP并行数字信号处理模块与多片FPGA可编程逻辑 并行处理模块互连；本模块单元是本实用新型的核心，釆用的4片ADI公司目 前最新的第三代SHARC浮点数字信号处理器ADSP-21368KBPZ，每片处理器速度 高达2GFL0PS,单指令周期3. Ons，其内部包括2Mbits的SRAM和6Mbits的ROM, 支持片外桂SDRAM和SRAM等存储器，该处理器支持单周期多数据传输，可在 每个指令周期同时完成加减乘运算，4片DSP釆用紧耦合总线方式互连，可实 现对片外256的SDRAM共享，在系统中ADSP的外部引脚ID2 ~ 0为每个处理器 在内部存储地址分配了多处理器存储空间，当每片ADSP的PM/DM总线指向其 自身所在的存储器空间时，就是对自己片内存储区的访问；当指向其他的存储 空间的时候，就是对共享总线的其他ADSP存储器访问，ADSP提供了对片内总 线仲裁逻辑和多处理器握手信号进行协调，通过ADSP的内部软件编程保证总 线访问不发送冲突；
PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥芯片电路、热 插拔电路；PCI/CPCI总线控制和接口模块连接多片FPGA可编程逻辑并行处理 模块；其核心釆用PLX公司的PLX9054桥芯片以及外围热插拔电路，提供本板 与计算机之间的PCI/CPCI接口 ，通过FPGA的控制实现高速数字信号处理板与 计算机之间的通信，支持PCIMG2. 0规范和PCIMG2. 1热插拔规范；
电源转换模块釆用TI公司的TPS54312和Linear公司的 LT176325/LT176318电源芯片，实现1. 2V/1. 8V/2. 5V的电源供电，通过 PCI/CPCI总线提供3. 3V/5. OV电源供电。
实施例2:如实施例1所述，将多片DSP并行数字信号处理模块中的高性 能数字信号处理器设置成2片，其他部分作相应的调整也可以实现发明目的。
实施例3:如实施例1所述，将多片DSP并行数字信号处理模块中的高性 能数字信号处理器设置成6片，其他部分作相应的调整也可以实现发明目的。
实施例4:如实施例l所述，将多片DSP并行数字信号处理模块中的高性 能数字信号处理器设置成8片，其他部分作相应的调整也可以实现发明目的。
权利要求1、一种基于多片DSP的宽带高速数字信号处理通用板，包括有模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、PCI/CPCI总线控制和接口模块、电源转换模块；其中时钟产生和变换模块分别与模拟信号采集模块及模拟信号生成模块连接；模拟信号生成模块与调制器模块连接；电源转换模块为所述数字信号处理通用板各模块电路提供直流工作电源，其特征在于:还包括有多片FPGA可编程逻辑并行处理模块和多片DSP并行数字信号处理模块；其中多片FPGA可编程逻辑并行处理模块，通过接口电路分别与模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、多片DSP并行数字信号处理模块、以及PCI/CPCI总线控制和接口模块电路连接。
2、按照权利要求1所述的多片DSP的宽带高速数字信号处理通用板， 其特征在于所述模拟信号采集模块，包含信号滤波电路、运算放大电路、 髙稳定度时钟电路和高速A/D转换电路；所述模拟信号生成模块，包含运算 放大反馈电路、高速时钟电路和D/A转换电路；所述多片FPGA可编程逻辑 并行处理模块，包含两片高速大规模可编程逻辑器件电路；所述多片DSP并 行数字信号处理模块，包含2-8片高性能数字信号处理器，紧耦合总线方式 互连并行的处理电路、大容量FLASH电路、高速SDRAM电路、高速SRAM电 路和看门狗电路；所述调制器模块，包含模拟信号载波调制器电路、滤波器 电路；所述时钟产生和变换模块，包含高稳定度时钟生成电路、LVPECL电路、 PECL电路；所述PCI/CPCI总线控制和接口模块，包含PCI/CPCI总线接口桥 芯片电路、热插拔电路。
3、 按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板， 其特征在于所述多片DSP并行数字信号处理模块中的高性能数字信号处理 器设置成2片。
4、 按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板， 其特征在于所述多片DSP并行数字信号处理模块中的高性能数字信号处理 器设置成4片。
5、 按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板， 其特征在于所述多片DSP并行数字信号处理模块中的高性能数字信号处理 器设置成6片。
6、 按照权利要求2所述的多片DSP的宽带高速数字信号处理通用板， 其特征在于所述多片DSP并行数字信号处理模块中的高性能数字信号处理 器设置成8片。
专利摘要本实用新型公开了一种基于多片DSP的宽带高速数字信号处理通用板，能适应软件无线电信号处理、通信对抗、雷达对抗等实时要求较高的技术领域；它包括模拟信号采集模块、模拟信号生成模块、时钟产生和变换模块、调制器模块、多片FPGA可编程逻辑并行处理模块、多片DSP并行数字信号处理模块、PCI/CPCI总线控制和接口模块、电源转换模块；由于通过了多片DSP芯片紧耦合连接可实现单片DSP多倍处理能力，大大提升了单片DSP对高速数字信号的处理能力，可以完成对无线信号50MHz带宽、200MHz以内的中频信号的采样分析、信号识别、信号解扩、信号调制解调、任意波形产生、信号采集回放等高速数字信号实时处理。
文档编号H04B1/00GK201204577SQ20082006365
公开日2009年3月4日 申请日期2008年6月3日 优先权日2008年6月3日
发明者勃 彭 申请人:中国电子科技集团公司第三十研究所