摄像设备、摄像电路和图像处理电路的制作方法

专利名称：摄像设备、摄像电路和图像处理电路的制作方法
技术领域：
本发明涉及一种摄像设备，更具体地，涉及一种传输摄像信号 的摄像设备、摄像设备中的摄像电路、图像处理电路、以及在装置 和电路中所执行的处理方法和使计算机执行该方法的程序。
背景技术：
近年，随着半导体技术的进步，已加速摄像设备中的图像传感 器。鉴于此，已使用高速接口来改进从图像传感器到信号处理单元
的数据传输速度。例如，作为这种摄像设备，已提出采用LVDS(低 压差分信令)传输方案用于从图像传感器到信号传输单元的数据传 输的装置(例如，参见日本未审查专利申请公开第2005-244709号 (图1 ))。这种LVDS传输方案是用以通过使用彼此相反(极性不 同)的小振幅差分信号来加速传输速度并减少功耗的机制。
上述的现有纟支术能够通过4吏用差分力文大器来高速传输低振幅 信号。
然而，存在多种用于这种摄像设备的操作^t式，且可能存在传 输速度并不重要的情况，诸如用于拍摄低分辨率图像的操作模式。 即使在此情况下，仍然消耗一些功率来驱动差分放大器。因此，即 使降低差分放大器的频率，但是对减少功耗的影响还是很小的。
7另一方面，由于从图像传感器提供的摄像信号是按某个顺序 的，所以如果仅根据操作模式改变有源差分放大器的数目(即，通 道数目)，那么会出现摄像信号的丟失。
考虑这些情况作出本发明，且本发明的目的在于根据摄像设备 的操作模式来改变通道数目。

发明内容
解决上述问题作出本发明。本发明的第 一 方面是一种摄像设
备，其特征在于，包括摄像装置，用于输出由光电转换来自对象 的光的多个摄像元件所生成的摄像信号；串行转换装置，用于将摄 像信号中的每个转换为串行信号，每个摄像信号由多个摄像元件中 的一个生成；同步码生成装置，用于在转换成串行信号之前或之后， 生成关于摄像信号的同步码，并用于将同步码嵌入到串行信号中； 转移装置，用于使用多个通道中的至少一个操作通道来转移串行信 号；并行转换装置，用于对经转移的串行信号中的每个执行并行转 换，从而输出数目与操作通道的数目相等的并行信号；复元装置， 用于检测并行信号中嵌入的同步码，从而根据同步码的定时和操作 通道的数目来复元摄像信号；以及控制装置，用于才艮据操作模式来 执行转移装置中的操作通道的数目的设置。这提供了根据摄像设备 的操作模式控制转移装置中的操作通道的数目的效果。
然后，本发明的第二方面是一种摄像设备，其包括摄像装置， 具有多个摄像元件，所述摄像元件中的每个通过光电转换来自对象 的光生成n位(n为自然数)的摄像信号；图像处理装置，用于对 所述摄像信号执行预定信号处理；转移装置，用于使用最大的L个 通道(L为自然数)来将所述摄像信号从所述摄像装置转移到所述 图像处理装置；以及控制装置，用于根据操作模式来执行所述转移 装置中的所述L个通道中用于转移的通道数目W ( W为自然凌史)的设置。该摄像设备特征在于摄像装置包括串4亍转换装置，用 于将W个摄像信号中的每个转换为串行信号，所述每个摄像信号 由所述多个摄像元件中的一个生成；以及同步码生成装置，用于在 转换为所述串行信号之前或之后，生成与所述摄像信号有关的n位 同步码，并用于将所述n位同步码嵌入到所述串行信号中，转移装 置包括用于经由所述W个通道来串行转移从所述才聂像信号转换的 所述串行信号的装置，以及图像处理装置包括并行转换装置，用 于对经由所述W个通道转移的所述串行信号中的每个执行并行转 换，从而输出M位(M为自然数)的W个并行信号；以及复元装 置，用于检测嵌入到所述并行信号中的所述同步码，从而根据所述 同步码的定时来复元所述n位的摄像信号。这提供了根据摄像设备 的操作模式控制转移装置中从摄像装置到图像处理装置的操作通 道的lt目的*丈果。
此外，在这个第二方面中，摄像设备还可以包括通道数目保 存装置，用于将操作模式和对应于操作模式的通道的数目相关联地 保存，并且控制装置可以执行将保存在所述通道数目保存装置中的 对应于操作模式的通道数目作为用于所述转移的通道数目W的设 置。这提供了根据存储在通道数目保存装置中的信息来控制转移装 置中的操作通道的数目的效果。
此外，在这个第二方面中，转移装置可以使用彼此相反(即， 极性相反)的差分信号来执行串行转换。在此情况下，具体地，可 以根据LVDS传输方案来执行串行转移。
此外，在这个第二方面中，复元装置可以包括凄t据窗才是耳又装 置，用于检测嵌入到所述并行信号中的所述同步码，并用于根据所 述同步码的定时来^是取N位(N为大于或等于n的自然数)的W 个数据窗，以及摄像信号提取装置，用于根据所述摄像信号的位长 n,从所述数据窗中提取出所述W个摄像信号。在此情况下，复元装置还可以包括用于4安所述信号处理所需的格式来分类所述w个 摄像信号的分类装置。此外，复元装置还可以包括用于在所述w个 摄^象信号中的每个的预定位位置处添加随枳4t以获得所述信号处
理所需的位长的位长调节装置。此外，图〗象处理装置还可以包4舌 用于根据同步码的定时周期性地计数时钟的计数器、用于根据由计 数器保存的计数值来生成指示摄像信号存在或不存在的有效标记 的有效标记生成装置和用于根据有效标记来控制用于信号处理的 时钟的发生的时钟控制装置。
接下来，本发明的第三方面是一种摄像设备中的摄像电路，该 摄像设备包括摄像电路，具有多个摄像元件，所述摄像元件中的 每个通过光电转换来自对象的光来生成n位(n为自然数)的4聂像 信号；图像处理电3各，用于对所述4l像信号扭j亍预定信号处理；转 移电路，用于使用最大的L个通道(L为自然数)，将所述摄像信 号从所述摄像电路转移到所述图像处理电路；以及控制电路，用于 根据操作模式来执行所述转移电路中的所述L个通道中用于执行转 移的通道数目W(W为自然数)的设置。该摄像电路的特征在于包 括串行转换装置，用于将W个摄像信号中的每个转换为串行信 号，所述摄像信号中的每个由所述多个摄像元件中的一个生成；以 及同步码生成装置，用于在转换为所述串4亍信号之前或之后，生成 与所述4聂像信号有关的n位同步码，并用于将所述n位同步码嵌入 到所述串行信号中。这使得在转移电路中可以调节摄像电路到图像 处理电路的操作通道的数目，并提供使图像处理电路中的摄像信号 能够-故容易拔—耳又的效果。
接下来，本发明的第四方面是一种摄像设备中的图像处理电 路，该摄像设备包括摄像电路，具有多个摄像元件，所述摄像元 件中的每个通过光电转换来自对象的光来生成n位(n为自然数)
的摄像信号；图像处理电路，用于对所述摄像信号执行预定信号处理；转移电路，用于使用最大的L个通道(L为自然数)，将所述 摄像信号从所述摄像电路转移到所述图像处理电路；以及控制电 路，用于根据操作模式来执行所述转移电路中的所述L个通道中用 于执行转移的通道数目W(W为自然数)的设置。该图像处理电路 特征在于包括并^f亍转换装置，用于对通过所述W个通道转移的 串行信号中的每个执行并行转换，从而输出M位(M为自然数) 的W个并行信号；以及复元装置，用于才企测嵌入到所述并行信号 中的所述同步码，并用于冲艮据所述同步码的定时来复元所述n ^立的 摄像信号。这提供了按匹配转移电路中从摄像电路到图像处理电路 的操作通道数目的数目执行有效摄像信号的提取的效果。
根据本发明，可以获得能够根据摄像设备中的操作模式来改变 通道数目的优选优点。


图1是示出了根据本发明实施例的整个摄像设备的示例 性结构的示图。图2是示出了本发明实施例中的摄像设备的基本部件的 示例性结构的示图。图3是示出了本发明实施例中的通道数目表241的示例 性结构的示图。图4是示出了本发明实施例中的传感器单元210的示例 性结构的示图。图5是示出了本发明实施例中的传感器单元210的另一 个示例性结构的示图。
ii[图6]图6是示出了本发明实施例中的数据发送单元220的示 例性结构的示图。图7包括示出了本发明实施例中的摄像信号的示例性格 式的多个示图。图8包括示出了本发明实施例中的同步码的示例性格式 的多个示图。图9包括示出了本发明实施例中的操作通道与像素之间 的对应关系的实例的多个示图。图10包括示出了本发明实施例中的操作通道与像素获 取信号的位排列之间的对应关系的实例的多个示图。图11包括示出了本发明实施例中的操作通道与像素获 :f又信号的位排列之间的对应关系的另 一个实例的多个示图。图12是示出了本发明实施例中的数据接收单元311的示
例性结构的示图。图13是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第一实例的示图。图14是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第二实例的示图。图15是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第三实例的示图。[图16]图16是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第四实例的示图。图17是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第五实例的图。图18是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第六实例的示图。图19是示出了本发明实施例中在数据接收时对于摄像 信号的定时的第七实例的示图。
信号的定时的第八实例的示图。图21是示出了本发明实施例中的凄t据复元单元500的 示例性结构的示图。图22是示出了本发明实施例中的位连接单元510的示 例性结构的示图。图23是示出了本发明实施例中的数据接收定时的实例 的示图。图24是示出了在以对应于图23的情况1的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。图25是示出了在以对应于图23的情况2的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。[图26]图26是示出了在以对应于图23的情况3的定时通过移 位寄存器512来保存并行信号的情况下的实例的示图。图27是示出了在以对应于图23的情况4的定时通过移 位寄存器512来保存并行信号的情况下的实例的示图。图28是示出了本发明实施例中的数据接收定时的另一 个实例的示图。图29是示出了在以对应于图28的情况1的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。图30是示出了在以对应于图28的情况2的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。图31是示出了在以对应于图28的情况3的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。图32是示出了在以对应于图28的情况4的定时通过移 位寄存器512保存并行信号的情况下的实例的示图。图33包括示出了本发明实施例中的用于信号线529的 凄t据窗的实例的多个示图。图34是示出了本发明实施例中的位解码单元530的示 例性结构的示图。图35是示出了本发明实施例中的同步信号生成电路541
的示例性结构的示图。[图36]图36是示出了本发明实施例中的数据窗与同步码之间 的关系的实例的示图。图37是示出了本发明实施例中的数据窗与同步码之间 的关系的另一个实例的示图。图38包括示出了本发明实施例中的位解码单元530的 输出与才喿作通道的凄史目之间的关系的实例的多个示图。图39包括示出了本发明实施例中的位解码单元530的 #T出与才喿作通道的lt目之间的关系的另 一个实例的多个示图。图40是示出了本发明实施例中的分类单元550的示例
性结构的示图。图41是示出了本发明实施例中的选择处理单元551的 示例性结构的示图。图42包括示出了由本发明实施例中的选择信号生成器 555生成的选择信号的出现的实例的多个示图。图43包括示出了由本发明实施例中的选择信号生成器 556生成的选裤二信号的出现的实例的多个示图。图44包括示出了本发明实施例中的选4奪处理单元551 的^T出的实例的多个示图。图45包括示出了本发明实施例中的选择处理单元551 的丰lr出的另 一个实例的多个示图。[图46]图46是示出了本发明实施例中的定时调节单元560的 示例性结构的示图。图47包括示出了由本发明实施例中的选择信号生成器 564生成的选4奪信号的出现的实例的多个示图。图48包括示出了本发明实施例中的定时调节单元560 的输出的实例的示图。图49包括示出了本发明实施例中的定时调节单元560 的丰lT出的另 一 个实例的示图。图50是示出了本发明实施例中的高频振动处理单元570
的示例性结构的示图。
的示例性结构的示图。图52包括示出了本发明实施例中的信号处理单元320 的llT入的实例的多个示图。图53包括示出了本发明实施例中的信号处理单元320 的^r入的另 一个实例的多个示图。
具体实施例方式
接下来将参看附图来详细描述本发明的实施例。
图1是示出了本发明实施例中的整个摄像设备的示例性结构的 示图。摄像设备包括透镜单元100、摄像单元200、图像处理单元 300、存4*器400、显示单元610、记录单元620和系统控制单元700。透镜单元100是将来自对象光导向摄像单元200的光接收表面 的光学系统单元，且包括诸如聚集透4竟、变焦透4竟等的透镜组、光 圈(膜片)和用于驱动这些透镜等的驱动单元。驱动单元使对象图 像经由光学路径209形成在摄像单元200的光接收表面上，同时才艮 据经由信号线701来自系统控制单元700的命令来驱动透镜组和光 圈。
才l像单元200是将/人透4竟单元100 ^是供的光光电转换为^聂^f象信 号并将摄像信号通过信号线229转移到图像处理单元300的单元。 根据经由信号线702来自系统控制单元700的命令，摄像单元200 使诸如快门速度的曝光参数和诸如信号线229的通道数目和数据位 长的操作模式改变。将参考时钟(CLK0)经由信号线207提供给 这个摄^象单元200,并通过内部PLL (锁相环^各)电路内部来对参 考时钟进行倍频然后转换为高速时钟(CLK1 )。经由信号线227将 该高速时钟提供给图像处理单元300。
图像处理单元300是接收从才聂〗象单元200转移的才聂像信号并才丸 行预定信号处理的单元。此图像处理单元300包括用于接收摄像信 号的接口单元310和用于执行信号处理的信号处理单元320。根据 经由信号线703来自系统控制单元700的命令，图像处理单元300 使诸如信号线229的通道数目和数据位长的操作模式改变。
存储器400是用于图像处理单元300的操作的工作区域，并且 在信号处理单元320中主要用于数字钳位、缺陷校正、白平衡、灰 阶{务正、YC处理等。
显示单元610是显示乂人图4象处理单元300 l叙出的图l象的单元， 并且通过(例如)LCD (液晶显示器)来实现。记录单元620是上 面记录有从图像处理单元300输出的图像的记录介质，且通过(例
如)石更盘或快速存^f诸器来实现。系统控制单元700是负责控制整个摄像设备的单元。即，如上 所述，系统控制单元700使透镜单元100中的透镜组和光圏能够经 由信号线701来驱动，使诸如摄像单元200的快门速度的曝光参数 能够经由信号线702来改变，并4吏诸如信号线229的通道数目和凄t 据位长的操作模式能够经由信号线702和703来改变。图2是示出了本发明实施例中的摄像设备的基本部件的示例性 结构的示图。上述的摄像单元200包括传感器单元210、数据发送 单元220、 PLL电3各230 ,口才聂^f象4空命J单元240。》匕夕卜，上述的图Y象 处理单元300包括4妻口单元310、 4言号处理单元320、时钟月永沖门 电3各330和定时生成电3各340。另夕卜，4妄口单元310包括数据才妾收 单元311和lt据复元单元500。传感器单元210是光电转换已经由光学路径209形成在4妄收表 面上的图像的光并输出电信号的半导体器件。在这个摄像单元200 的接收表面上具有以二维形式排列的摄像元件(图像传感器)，诸 如CMOS (互补金属氧化物半导体)。将由传感器单元210转换为 电信号的摄像信号经由信号线219提供给数据发送单元220。信号 线219是每个通道N位(N为自然数)的总共L个通道(L为自然 数)的信号线。数据发送单元220是对从传感器单元210通过信号线219 ^是供 的摄像信号执行串行转换并将经转换的摄像信号经由信号线229发 送给图l象处理单元300的单元。信号线229是L个通道的串行信号 线。每个通道均具有多个物理信号线，以能够根据(例如)LVDS 传输方案来高速传输差分信号。PLL电路230是使时钟信号的相位同步的电路。根据从信号线 207提供的参考时钟(CLKO )， PLL电路230将与CLKO同相的时 钟提供给信号线235，而将高速时钟(CLK1 )提供给信号线236。高速时钟在数据发送单元220处被转换为差分信号，然后经由信号 线227将这些差分信号才是供乡会图像处理单元300。摄像控制单元240是控制摄像单元200中的摄像处理的单元。 对由系统控制单元700经由信号线702指定的操作模式，摄像控制 单元240确定匹配操作模式的通道数目。随后，才聂像控制单元240发送《会lt据发送单元220。此外，摄-像控制单元240通过信号线248 将关于根据通道的数目经由哪个通道来发送像素的命令发送给传 感器单元210。对于通道数目的确定，摄像控制单元240包括其内 部或外部的通道数目表241，并且可以通过参考此通道数目表241 来确定通道的最适当凄t目。数据接收单元311是接收已被串行传输的摄像信号、将摄像信 号转化为并行信号并经由信号线318将并行信号提供给数据复元单 元500的单元。信号线318是总共L个通道、每一个通道M位(M 为自然数)的信号线。此外，数据接收单元311包括PLL电路312， 且PLL电路312将由从摄像单元200提供的差分信号表示的高速时 钟转换为单个(非差分信号)高速时钟信号(CLK1)和与CLKO 同相的时钟(CLK2 )。经由信号线317将CLK2 ^是供给数据复元单 元500和时4中月永沖门电3各330。数据复元单元500是由乂人凄t据4妻收单元311 l是供的并行信号复 元摄像信号并将摄像信号经由信号线319提供给信号处理单元320 的单元。信号线319是总共K个通道(K为小于或等于L的自然数)、 每个通道N'位(N'为大于或等于N的自然数)的信号线。此外，数 据复元单元500将指示纟聂<象信号存在或不存在的有效标记和指示图 像信号的垂直方向或水平方向的同步信号分别提供给信号线316和 信号线315。信号处理单元320是对从数据复元单元500 l是供的4聂^象信号执 行信号处理的单元、此信号处理中所执行的操作与在普通摄像设备 中所执行的操作相似。时钟脉冲门电路330是根据从数据复元单元500提供的有效标 记来屏蔽从PLL电路312提供的CLK2的电^各。经由信号线337将 这个一皮屏蔽的时钟CLK3纟是供给数据处理单元320。定时生成电路340是使用从数据复元单元500提供的同步信号 作为标准来将定时信号提供给信号处理单元320的电路。通过信号 线348将此定时信号提供给信号处理单元320。图3是示出了本发明实施例中的通道#:目表241的示例性结构 的示图。该通道数目表241是保存与对应于操作模式242的通道数 目243相关联的操作模式242的表。例如，由ROM (只读存储器) ^实5见it匕ifil:凄t目* 241。操作模式242是保存用于摄像处理的操作模式的字段。作为这 个操作模式242，可以考虑用于记录静止图像的静止图像记录^^莫式、 用于记录运动图像的运动图像记录模式、用于将不记录摄像信号的 备份状态的监控模式、用于通过减少像素数目来告诉拍摄图像的高 速摄像模式、用于执行频闪观测器的预闪的频闪模式、用于加速运 动图像的记录频率的高速摄像模式等。通道243的数目是保存适用于每个操作模式的信号线229的操 作通道的数目的字段。在本实例中，从读出位速率最高的操作通道 数目开始以递减顺序列出操作通道数目，且在通道数目表241的较 高级(rank)中列出的操作通道数目大。即，在模式l的情况下， 保存为信号线229的通道的最大数目的"L";然而，随着才莫式改变 为模式2和模式3，通道数目减少为"L-1"和"L-2"。尽管通道的更具体数目随着摄像设备的实际数据速率而不同，但是作为实例，通常可以假定以下相关性。即，支持逐渐高分辨率(1080p等)的 运动图像和静止图像记录模式对应于模式1。这是因为使用了渐进 方法且需要每秒转移30帧或60帧，所以需要高数据速率。然后， 支持标准分辨率的活动图像和静止图像记录模式对应于模式2。在 此情况下，这是因为视角很窄，所以与模式l的情况相比，数据速 率减小。随后，监控模式和高速摄像模式对应于模式3。在监控模 式下，这是因为减少了帧或帧速率低，所以数据速率减小。在高速 摄像模式下，这是因为虽然帧速率很高，但是像素数目减少，所以 数据速率减小。然后，预闪频闪观测器模式对应于模式4。在此情 况下，这是因为摄像信号的详情并不必需，所以即使数据明显减少 也不存在问题。摄像控制单元240根据系统控制单元700所指定的操作模式来 搜索通道数目表241的操作模式242,并将通道243的对应数目确 定为信号线229的操作模式的数目。分别通过信号线248和信号线249将以此方式确定的通道数目 3是供给传感器单元210和数据发送单元220。此外，才聂像控制单元 240可以通过信号线702将通道的确定数目提供给系统控制单元 700。图4是示出了本发明实施例中的传感器单元210的示例性结构 的示图。其中，传感器单元210包括排列在i行xj列的二维表面(i 和j为自然数)上的摄像元件211、 i个垂直地址选择线212、 j个读 出信号线213、垂直地址指定单元214、水平地址指定单元215、输 出选择开关216、 L个緩沖器217和L个A/D (模拟/数字)转换器 218。根据来自才聂像控制单元240的命令，由垂直地址指定单元214 仅选择具体的垂直地址选择线212。对连接至选定的垂直地址选择 线212的每个摄像元件211，将对应于像素的模拟摄像信号输出至 读出信号线213。输出选择开关216经导线连接以将每组的L个读出信号线213 连接至緩冲器217,每L个读出信号线213连接至緩冲器217的不 同緩冲器。即，第一读出信号线213经导线连接以连接至第一緩沖 器217,且第L个读出信号线213经导线连接以连"t妄至第L个緩冲 器217。然后，第L+l个读出信号线213经导线连^t妾以连接至第一 緩冲器217。随后，读出信号线213以类似方式4要顺序经导线连4妻。 将输出选择开关216划分为(j/L)个组(此处，上舍入小数)，且 对每组，/人水平地址指定单元215分配一个组地址选4奪线。由于此， 将属于一个组的L个摄像信号提供给L个緩冲器217。通过对应L个A/D转换器218将L个緩冲器217的输出转换 为数字信号。将数字转换后的摄像信号输出至L个通道的信号线 219。对信号线219的每个通道，尽管通道的位宽是N位，但是可 以存在H像信号的位长n小于N的情况。图5是示出了本发明实施例中的传感器单元201的另 一个示例 性结构的示图。在此示例性结构中，替代图4中的L个A/D转换器 218，提供j个A/D转换器218，来对应于读出信号线213。即，仅 A/D转换器的连接位置不同，且在信号线219中所获得的4聂-像信号 是相等的。此处，在图4和图5所示的示例性结构的任一个中，传感器单 元210根据与从信号线235提供的参考时钟(CLK0)同相的时钟 来输出摄像信号。此外，传感器单元210可以4艮据随操作才莫式改变 的读出位速率来改变将用于输出的通道数目。例如，在减少并读取像素的情况下，由于将被读出的数据量显著减少，所以所有的L个 通道并不始终必须用于输出。在此才莫式下，可以通过控制垂直地址 指定单元214和水平地址指定单元215来'仅访问必要的^f象素，并且 可以使用最少的必要通道来输出读出摄像信号。此外，在通过增加 像素信息段来执行平滑操作并因此显著减少将被读取的数据数目 的操作模式下，可以根据需要选择平滑操作之后的摄像信号，且可 以将摄像信号划分为最少的必要通道并输出。图6是示出了本发明实施例中的数据发送单元220的示例性结 构的示图。此数据发送单元220包括输出通道选冲奪单元221 、同步 码嵌入单元222、 PS (并4亍/串4亍)转4灸单元223、 4姿口单元225和 差分转换器226。输出通道选择单元221是根据经由信号线249来自摄像控制单 元240的命令来选择将用于输出的通道的单元。此处，可以在传感 器单元210中或者可以在同步码嵌入单元222或PS转换单元223 的下一《及i殳置此llT出通道选4奪单元221。同步码嵌入单元222是将同步码嵌入作为摄像信号的断点的单 元。此同步码是指示有效作为纟聂〗象信号的lt据的开始和结束的编 码。此处，这个同步码嵌入单元222可以排列在PS转换单元223 的后一级。对于L个通道中的每个，PS转换单元223是对通道的N位信 号线中的n位并行信号执行串行转换以成为一位的单元。将此串行 转换结果输出至信号线224。信号线224由总共L个通道且每个通 道一位构成。接口单元225是将信号线224中的每个通道一位的信号转换为 差分信号并将这些差分信号输出至信号线229的单元。如上所述，信号线229是根据(例如)LVDS传输方案来传输差分信号的高速 接口。此外，将来自摄像控制单元240的信号线249提供给接口单 元225,并控制电力使其不会被提供给接口单元225中的电路中与 除必要通道之外的通道有关的电路。由于此，当减少通道数目并执 4亍才喿4乍时，可以减少功4毛。差分转换器226是将高速时钟CLK1转换为差分信号并将差分 信号输出至信号线227的转换器。在此数据发送单元220中，输出通道选择单元221和同步码嵌 入单元222才艮据参考时钟CLKO而才喿作，PS转换单元223 4艮据参考 时钟CLK0与高速时钟CLK1而操作，且接口单元225根据高速时 4中CLK1而操作。图7包括示出了本发明实施例中的摄像信号的示例性格式的多 个示图。如图7的部分(a)所示，在关于水平方向的一行的4i/f象 信号中，々i定:^要顺序i殳置水平消隐、同步码(开始)、凄史据、同步 码(结束)和水平消隐。水平消隐是指示不包括有效数据的周期的 编码。同步码是指示关于一行的凄t据的开始和结束的编码。如图7的部分(b)和部分(c)所示，以n位为单位排列水平 消隐、同步码和凄t据中的每个。具体地，同步码指示在凄t据开始处 的四个n ^f立纟扁石马(SAV (有岁丈牙见步贞的开4台)1 ~ SAV4 )，并且冲旨示在 凄丈才居结束处的四个n位编码(EAV (有效一见频的结束)1~EAV4)。ot匕夕卜，4口图7的部分(d)戶斤示，々支定乂人MSB (最有岁文4立)#J 发出每个数据。此处，如果已经在接收侧与发送侧之间预先进行排 列，那么可以从LSB (最不有效位)侧发出每个凄史据。图。此处，作为同步码，假定利用基于根据ITU (国际电信联盟)的标准(BT.656, BT.601 )的编码，并将描述位长n为12位的情况。此同步码由四个12位编码构成。第一编码的所有12位都是 "1"。第二和第三编码的所有12位都是"0"。如图8的部分(a) 所示，第四编码的位/人MSB侧开始是'T，、 F、 V、 H、 p3、 p2、 pl、 p0、 "0"、 "0"和"0"。位F是用于对字段进行分类的位。如果位F是"0",那么指示奇数字段(字段i),而如果位F是"r，，那么指示偶数字段(字段2)。位V是用于指示垂直方向的定时的位。如果位V是"0"，那 么指示除垂直消隐之外的有效视频场，而如果位V是'T，，那么指 示垂直消隐周期。位H是用于指示水平方向的定时的位。如果位H是"0"，那 么指示用于数据的开始的同步码，且如果位H是"1",那么指示用 于凄t据的结束的同步码。位p0 p3是保护位，且如图8的部分(b)所示，其保存对应 于位F、 V和H中的每个值的CRC (循环冗余码校-险)编码。图9包括示出了本发明实施例中的才喿作通道与〗象素之间的对应 关系的实例的多个示图。此处，将描述信号线229的操作通道数目 W(W为自然数)从"4"变为"1"并转移拜尔图样的每个像素的 实例。如图9的部分(a)所示，在操作通道数目W为"4"的情况 下，在第一行中，将像素R1的摄像信号、像素Grl的摄像信号、 像素R2的摄像信号和像素Gr2的摄像信号分别输出至第一通道、 第二通道、第三通道和第四通道。 <接着，将〗象素R3的纟聂-像信号、 像素Gr3的摄像信号、像素R4的摄像信号和像素Gr4的摄像信号 分别输出至第一通道、第二通道、第三通道和第四通道。随后，在 第二行中，将像素Gbl的摄像信号、像素Bl的摄像信号、像素Gb2 的摄像信号和像素B2的摄像信号分别输出至第一通道、第二通道、 第三通道和第四通道。接着，将像素Gb3的摄像信号、像素B3的 摄像信号、像素Gb4的摄像信号和像素B4的摄像信号分别输出至 第一通道、第二通道、第三通道和第四通道。如图9的部分(b)所示，在才喿作通道数目W为"3"的情况 下，在第一行中，将像素R1的摄像信号、像素Grl的摄像信号和 像素R2的摄像信号分别输出至第一通道、第二通道和第三通道。 接着，将像素Gr2的摄像信号、像素R3的摄像信号和像素Gr3的 摄像信号分別输出至第一通道、第二通道和第三通道。随后，在第 二行中，将像素Gbl的摄像信号、像素Bl的摄像信号和像素Gb2 的摄像信号分别输出至第一通道、第二通道和第三通道。接着，将 像素B2的摄像信号、像素Gb3的摄像信号和像素B3的摄像信号 分别输出至第一通道、第二通道和第三通道。如图9的部分(c)所示，在才喿作通道凄t目W为"2"的情况 下，在第一行中，将像素R1的摄像信号和像素Grl的摄像信号分 別输出至第一通道和第二通道。接着，将像素R2的摄像信号和像 素Gr2的摄像信号分别输出至第一通道和第二通道。随后，在第二 行中，将像素Gbl的摄像信号和像素Bl的摄像信号分别输出至第 一通道和第二通道。接着，将像素Gb2的摄像信号和像素B2的摄 像信号分别输出至第一通道和第二通道。如图9的部分(d)所示，在操作通道数目W为"1"的情况 下，在第一行中，将像素R1、 Grl、 R2和Gr2按顺序输出至第一 通道。随后，在第二行中，将像素Gbl、 Bl、 Gb2和B2按顺序输出至第一通道。因此，对每个像素，当操作通道凄t目改变时，向其输出4象素的 通道4安需要而改变。图10包括示出了本发明实施例中的操作通道与摄像信号的位 排列之间的对应关系的实例的多个示图。这些图示出了在数据的位 长n为10位的情况下从接口单元225输出的摄像信号的示例性位 排列。如图IO的部分(a)所示，在才喿作通道数目W为"4"的情况 下，在第一行中，将像素R1的摄像信号、像素Grl的摄像信号、 像素R2的摄像信号和像素Gr2的摄像信号分别输出至第一通道、 第二通道、第三通道和第四通道，且从MSB侧按顺序输出每个摄 像信号。接着，将像素R3的摄像信号、像素Gr3的摄像信号、像 素R4的摄像信号和像素Gr4的摄像信号分别输出至第一通道、第 二通道、第三通道和第四通道，且从MSB侧按顺序输出每个摄像 信号。随后，在第二行中，将像素Gbl的摄像信号、像素B1的摄 像信号、像素Gb2的摄像信号和像素B2的摄像信号分别输出至第 一通道、第二通道、第三通道和第四通道，且,人MSB侧4安顺序输_ 出每个摄像信号。接着，将像素R1的摄像信号、像素Grl的摄像 信号、像素R2的摄像信号和像素Gr2的摄像信号分别输出至第一 通道、第二通道、第三通道和第四通道，且从MSB侧按顺序输出 每个摄像信号。接着，将像素Gb3的摄像信号、像素B3的摄像信 号、像素Gb4的摄像信号和像素B4的摄像信号分别输出至第一通 道、第二通道、第三通道和第四通道，且乂人MSB侧4安顺序丰lr出每 个摄像信号。如图IO的部分(b)所示，在才喿作通道^t目W为"3"的情况 下，在第一行中，将像素R1的摄像信号、像素Grl的摄像信号和 像素R2的摄像信号分别输出至第一通道、第二通道和第三通道， 且从MSB侧按顺序输出每个摄像信号。接着，将像素Gr2的摄像 信号、像素R3的摄像信号和像素Gr3的摄像信分别号输出至第一 通道、第二通道和第三通道，且从MSB侧按顺序输出每个摄像信 号。随后，在第二行中，分别将像素Gbl的摄像信号、像素B1的 摄像信号和像素Gb2的摄像信号输出至第一通道、第二通道和第三 通道，且从MSB侧按顺序输出每个摄像信号。接着，分别将像素 B2的摄像信号、像素Gb3的摄像信号和像素B3的摄像信号输出至 第一通道、第二通道和第三通道，且乂人MSB侧4姿顺序输出每个才聂 像信号。如图IO的部分(c)所示，在^喿作通道数目W为"2"的情况 下，在第一行中，将像素Rl的摄像信号和像素Grl的摄像信号分 别输出至第一通道和第二通道，且从MSB侧按顺序输出每个摄像 信号。接着，将像素R2的摄像信号和像素Gr2的摄像信号分别输 出至第一通道和第二通道，且从MSB侧按顺序输出每个摄像信号。 随后，在第二行中，将像素Gbl的摄像信号和像素B1的摄像信号 分別输出至第一通道和第二通道，且从MSB侧按顺序输出每个摄 像信号。接着，将像素Gb2的摄像信号和像素B2的摄像信号分别 输出至第一通道和第二通道，且从MSB侧按顺序输出每个4聂像信如图IO的部分(d)所示，在操作通道数目W为"1"的情况 下，在第一行中，将像素R1的摄像信号和像素Grl的摄像信号中 的每个从MSB侧按顺序输出。随后，在第二行中，将像素Gbl的 摄像信号和像素Bl的摄像信号中的每个从MSB侧按顺序输出。图11包括示出了本发明实施例中的操作通道与摄像信号的位 排列之间的对应关系的另 一个实例的多个示图。这些图示出了在数
据的位长n为12位的情况下从接口单元225输出的摄像信号的示 例性位排列。然而，除位长n与图IO不同之外，基本排列是类似 的，且因此将省略其描述。
图12是示出了本发明实施例中的数据接收单元311的示例性 结构的示图。翁3居4妄收单元311包4舌PLL电i 各312、 4妄口单元3111 和SP (串行/并行)转换单元3113。
PLL电路312是将高速时钟(经由信号线227提供的差分信号) 转换为高速时钟CLK1 (不是差分信号)和正常时钟CLK2的电路。 时钟CLK2是频带可以由正常逻辑电路来处理且具有足够速度来作 为后续阶段的图像处理速度的时钟。经由信号线314将高速时钟 CLK1提供给接口单元3111和SP转换单元3113,并且经由信号线 317将时钟CLK2才是供给SP转换单元3113、凄t据复元单元500和 时钟月永冲门电^各330。
接口单元3111是将摄像信号(通过信号线229发送的差分信 号)转换为串行信号(不是差分信号)的单元。将来自接口单元3111 的转换结果输出至信号线3112。接口单元3111由高速时钟CLK1 驱动。
此外，将来自系统控制单元700的信号线703提供给接口单元 3111 ，并控制电力以不会被提供给接口单元3111的电路中除必要通 道之外的通道有关的电路。由于此，当减少通道数目并执行操作时， 可以降〗氐功诔毛。
SP转换单元3113是对输出至信号线3112的串行信号执行并行 转换的单元。SP转换单元3113根据高速时钟CLK1执行并行转换，且因此假定SP转换单元3113不是正常逻辑电路并且被实施为模拟 宏观配置。因此，SP转换单元3113执行一次并行转换，以在不确 认同步码的情况下获得以M位为单位的数据。并行转换后的位宽 M不需要与摄像信号的位长n相匹配。根据时钟CLK2，通过信号 线318将并行转换后的数据提供给数据复元单元500。即，已由SP 转换单元3113执行并行转换的数据的频率落在可以被正常逻辑电 3各处理的频带内。
图13是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第一实例的示图。本实例是在摄像信号的位长n为10位且 净喿作通道^:目W为四的情况下的实例。并4于转换后的位宽M为4 位。
在本实例中，在/人开始的第四时钟，将4象素Rl的4聂像信号、 像素Grl的摄像信号、像素R2的摄像信号和像素Gr2的摄像信号 分别输出至第一通道、第二通道、第三通道和第四通道。随后，在 第六时钟，将像素R3的摄像信号、像素Gr3的摄像信号、像素R4 的摄像信号和像素Gr4的摄像信号分别输出至第一通道、第二通道、 第三通道和第四通道。随后，在第九时钟，将像素R5的摄像信号、 像素Gr5的摄像信号、像素R6的摄像信号和像素Gr6的摄像信号 分别输出至第一通道、第二通道、第三通道和第四通道。随后，在 第十一时钟，将像素R7的摄像信号、像素Gr7的摄像信号、像素 R8的摄像信号和像素Gr8的摄像信号分别输出至第一通道、第二
通道、第三通道和第四通道o
图14是示出了本发明实施例中在凝:据接收时关于4聂4象信号的 定时的第二实例的示图。此实例是在摄像信号的位长n为10位且 ^搡作通道数目W为三的情况下的实例。并4于转换后的位宽M为4位。
30在本实例中，在从开始的第四时钟，将像素R1的摄像信号、 像素Grl的摄像信号和像素R2的摄像信号分别输出至第一通道、 第二通道和第三通道。随后，在第六时钟，将像素Gr2的摄像信号、 像素R3的摄像信号和像素Gr3的摄像信号分别输出至第一通道、 第二通道和第三通道。随后，在第九时钟，将像素R4的摄像信号、 像素Gr4的摄像信号和像素R5的摄像信号分别输出至第一通道、 第二通道和第三通道。随后，在第七时钟，将像素Gr5的摄像信号、 像素R6的摄像信号和像素Gr6的摄像信号分别输出至第一通道、 第二通道和第三通道。
图15是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第三实例的示图。此实例是在摄像信号的位长n为10位且 才喿作通道凄t目W为二的情况下的实例。并4于转换后的位宽M为4位。
在本实例中，在从开始的第四时钟，将像素Rl的才菱像信号和 像素Grl的摄像信号分别输出至第一通道和第二通道。随后，在第 六时钟，将像素R2的摄像信号和像素Gr2的摄像信号分別输出至 第一通道和第二通道。随后，在第九时钟，将像素R3的摄像信号 和像素Gr3的摄像信号分别输出至第一通道和第二通道。随后，在 第十一时钟，将像素R4的摄像信号和像素Gr4的摄像信号分别输 出至第一通道和第二通道。
图16是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第四实例的示图。此实例是在摄像信号的位长n为10位且 才喿作通道tt目W为一的情况下的实例。并4于转换后的位宽M为4位。
在本实例中，在从开始的第四时钟，将像素Rl的摄像信号输 出至第一通道。随后，在第六时钟，将像素Grl的摄像信号输出至第一通道。随后，在第九时钟，将像素R2的摄像信号输出至第一 通道。随后，在第十一时钟，将像素Gr2的摄像信号输出至第一通道。
图17是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第五实例的示图。此实例是在才聂^像信号的位长n为12位且 才喿作通道ft目W为四的情况下的实例。并4于转:换后的位宽M为4 位。
在本实例中，在从开始的第四时钟，将像素Rl的^l像信号、 像素Grl的摄像信号、像素R2的摄像信号和像素Gr2的摄像信号 分别输出至第一通道、第二通道、第三通道和第四通道。随后，在 第七时钟，将像素R3的摄像信号、像素Gr3的摄像信号、像素R4 的摄像信号和像素Gr4的摄像信号分别输出至第一通道、第二通道、 第三通道和第四通道。随后，在第十时钟，将像素R5的摄像信号、 像素Gr5的摄像信号、像素R6的摄像信号和像素Gr6的摄像信号 分别输出至第一通道、第二通道、第三通道和第四通道。随后，在 第十三时钟，将像素R7的摄像信号、像素Gr7的摄像信号、像素 R8的摄像信号和像素Gr8的摄像信号分别输出至第一通道、第二 通道、第三通道和第四通道。
图18是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第六实例的示图。此实例是在摄像信号的位长n为12位且 才喿作通道凄t目W为三的情况下的实例。并4于转换后的位宽M为4 位。
在本实例中，在从开始的第四时钟，将像素R1的摄像信号、 像素Grl的摄像信号和像素R2的摄像信号分别输出至第一通道、 第二通道和第三通道。随后，在第七时钟，将像素Gr2的摄像信号、 像素R3的摄像信号和像素Gr3的摄像信号分别输出至第一通道、第二通道和第三通道。随后，在第十时钟，将像素R4的摄像信号、 像素Gr4的摄像信号和像素R5的摄像信号分别输出至第一通道、 第二通道和第三通道。随后，在第十三时钟，将像素Gr5的摄像信 号、像素R6的摄像信号和像素Gr6的摄像信号分别输出至第一通 道、第二通道和第三通道。
图19是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第七实例的示图。此实例是在摄像信号的位长n为12位且 4喿作通道凄t目W为二的情况下的实例。并4于转换后的位宽M为4位。
在本实例中，在从开始的第四时钟，将像素Rl的纟聂像信号和 像素Grl的摄像信号分别输出至第一通道和第二通道。随后，在第 七时钟，将像素R2的摄像信号和像素Gr2的摄像信号分别输出至 第一通道和第二通道。随后，在第十时钟，将像素R3的摄像信号 和像素Gr3的摄像信号分别输出至第一通道和第二通道。随后，在 第十三时钟，将像素R4的摄像信号和像素Gr4的摄像信号分别输 出至第一通道和第二通道。
图20是示出了本发明实施例中在数据接收时关于摄像信号的 定时的第八实例的示图。此实例是在摄像信号的位长n为12位且 才喿作通道H目W为一的情况下的实例。并4于转4灸后的位宽M为4位。
在本实例中，在/人开始的第四时钟，将4象素Rl的纟聂像信号输 出至第一通道。随后，在第七时钟，将像素Grl的摄像信号输出至 第一通道。随后，在第十时钟，将像素R2的摄像信号输出至第一 通道。随后，在第十三时钟，将像素Gr2的摄像信号输出至第一通道。如图13 ~图20的实例清洗看出，在对位长n的摄像信号执行 并行转换以获得位宽M的摄像信号的情况下，在n/M时钟中完成 每个像素的摄像信号的输出。即，在上述实例中，当位长n为10 位且位宽M为4位时，以每10/4=2.5时钟(图13至图16)的定时 获得输出，且当位长n为12位且位宽M为4位时，以每12/4=3时 钟(图17至图20 )的定时获得输出。因此，即使SP转换单元3113 不立即纟丸行复元为n位，也可以通过在后续阶^殳的这些定时有规^聿 地锁存婆t据来延迟凄史据以复元初始婆丈据。
图21是示出了本发明实施例中的凄t据复元单元500的示例性 结构的示图。数据复元单元500包括位连^妻单元510、位解码单元 530、分类单元550和高频^展动处理单元570。
位连接单元510是乂人由lt据4妄收单元311 l是供的位宽M的W
个数据窗的单元。数据窗表示具有在通过延迟(连接)并行信号获 得的位串中含有有效摄像信号的可能性的部分。通过信号线529将 这些数据窗提供给位解码单元530。此外，通过信号线528将同步 码的定时提供给位解码单元530。
根据摄像信号的位长n，位解码单元530是在从位连接单元510 提供的数据窗中提取出W个摄像信号的单元。通过信号线549将 这些提取的摄像信号提供给分类单元550。此外，位解码单元530 才艮据乂人位连4妄单元510冲是供的同步码的定时来生成同步信号。通过 信号线545将此生成的同步信号提供给分类单元550。此外，位解 码单元530具有才艮据乂人位连4妄单元510 ^是供的同步码的定时重置的 计数器，且根据摄像信号的位长n来输出计数器所保存的值。通过 信号线544将计数器所保存的值提供给分类单元550。
34分类单元550是^姿^f言号处理单元320中的处理所必需的才各式来 分类从位解码单元530提供的W个摄像信号的单元。此处，例如， 作为才各式，存在通道数目、颜色的分类顺序(颜色顺序)等。当分 类后的新通道^:目用K指示时，通过信号线569将这些经分类的K 个才聂l象信号才是供给高频才展动处理单元570。因此，分类单元550具 有在根据本发明复元的摄像信号与现存信号处理的通道、颜色顺序 等之间建立接口的功能。
此外，分类单元550将有效标记输出至信号线566同时将有效 摄像信号提供给信号线569。此处，通过信号线565将从位解码单 元530才是供给分类单元550的同步信号4是供《合高频振动处理单元 570。
高频振动处理单元570是对从分类单元550提供的K个摄像信 号#丸行高频4展动处理以将其位长变为信号处理单元320中的处理所 必需的位长的单元。更具体地，通过在摄像信号的每个的预定位的 位置处添加随4几数来调节位长。通过信号线319将已寺丸行高频振动 处理的这些摄像信号提供给信号处理单元320。此处，通过信号线 315将从分类单元550提供给高频振动处理单元570的同步信号提 供给定时生成电路340。此夕卜，通过信号线316将从分类单元550 提供给高频振动处理单元570的有效标记提供给时钟脉沖门电路 330。
此处，与数据发送单元220和数据接收单元311相似，同样也 要控制电力以使其不会被提供给与除与此数据复元单元500相关联 的必要通道之外的通道有关的电路。
图22是示出了本发明实施例中的位连接单元510的示例性结 构的示图。位连"t妄单元510包4舌预处理单元511、移位寄存器512、 同步码匹配片企测单元513和选择单元514。预处理单元511是执行改变从输入通道到任意通道的连接的处 理的单元，输入通道来自数据接收单元311。由于此，可以使用信 号线229中的无限制通道排列来执行高速传输。此外，预处理单元 511具有将不根据操作模式操作的通道的信号而强制降低到诸如零 的固定值的功能。由于此，在才K象单元200和凄t据4妻收单元311中 无需考虑不操作的通道的处理。通过信号线517将已经预处理单元 511执行预处理的摄像信号提供给移位寄存器512。
移位寄存器512是保存用于从预处理单元511 ^是供的每个通道 的摄像信号同时按顺序移位摄像信号的移位寄存器。移位寄存器 512是保存用于每个通道的S位(S为自然数)的数据的移位寄存 器。通过信号线519将此移位寄存器512所保存的内容提供给同步 码匹配才全测单元513和选#^单元514。
同步码匹配才佥测单元513是才企测移位寄存器512所保存的内容 与同步码之间的匹配的单元。当同步码匹配才企测单元513 4企测到4壬 何才喿作通道中的同步码时，同步码匹配检测单元513通过信号线518 将选择信号提供给选择单元514,并且还通过信号线528将同步码 的定时提供给位解码单元530。
选捧单元514是根据从同步码匹配检测单元513提供的选择信 号来从移位寄存器512所保存的内容中提取出数据窗的单元。通过 信号线529将所提取的这些数据窗提供给位解码单元530。
本实例是在数据获取信号的位长n为10位的情况下的实例。
此处，假定并行转换之后的位长M为4位，且因此可以将图 23的情况1 ~4的四个图才羊考虑为用于定时的图4^。因此，显而易 见对同步码，需要检测匹配以与这四个情况对应。图24是示出了以对应于图23的情况1的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，如果从 移位寄存器512的LSB侧分配从"0"开始的地址，那么可以在从 地址38 ~地址8斗企测同步码的高31位之后的下个时钟，/人地址12 ~ 地址3获得同步码的第四编码。
随后，在从其开始的三个时钟之后，从地址14 ~地址5获得第 一像素Rl的摄像信号。随后，在从其开始的又两个时钟之后，从 地址12 地址3获得下个像素R5的纟聂^f象信号。此处，々i定操作通 道婆丈目W为四。
图25是示出了以对应于图23的情况2的定时由移位寄存器 512来<呆存并4亍信号的情况下的实例的示图。在此情况下，可以在 乂人i也址37 ~ ;也址7 4企测同步石马的高31 <立之后的下一时4f, /人i也址 11 :l也址2获4寻同步石马的第四编石马。
随后，在从其开始的三个时钟之后，从地址13 ~地址4获得第 一像素Rl的摄像信号。随后，在从其开始的又两个时钟之后，从 地址11 ~地址2获得下个像素R5的摄像信号。此处，同样在此情 况下，布l定4喿作通道^t目W为四。
图26是示出了以对应于图23的情况3的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，可以在 乂人地址36 ~ ;也址6片企测到同步码的高31 ^f立之后的下个时钟，乂人i也 址10~地址1获得同步码的第四编码。
随后，在从其开始的三个时钟之后，从地址12 ~地址3获得第 一像素Rl的摄像信号。随后，在从其开始的又两个时钟之后，从 地址10 ~地址1获得下个像素R5的摄像信号。此处，同样在此情 况下，,i定"t喿作通道^t目W为四。图27是示出了以对应于图23的情况4的定时由移位寄存器 512来保存并4于信号的情况下的实例的示图。在此情况下，可以在 /人地址39 ~ ;也址9冲全测到同步码的高31 4立之后的下个时4中，/人地 址13 ~ ;也址4获得同步码的第四编码。
随后，在从其开始的三个时钟之后，从地址15-地址6获得第 一像素Rl的摄像信号。随后，在从其开始的又两个时钟之后，从 地址13 ~地址4获得下个像素R5的摄像信号。此处，同样在此情 况下，假定操作通道数目W为四。
从图24~图27的这些实例看出，如果假定摄像信号的位长n 为10位，那么显而易见，在/人移位寄存器512的i也址38~;也址8 才全测到同步码的高31位的情况下，凝:据窗乂人地址14~地址3,在 乂人i也址37 ~地址7才全测到同步码的高31位的情况下，数据窗乂人地 i止13 ~ i也址2，在/人i也址36 ~ i也址6才企观'J到同步石马的高31 4立的十青 况下，凄t据窗AU也址12 ~地址1 ，而在/人;也址39 ~地址9冲全观'J到同 步石马的高31 -f立的'(t况下，It才居窗乂人i也址15 i也址4。
图28是示出了本发明实施例中的数据接收定时的另一个实例 的示图。此实例是在摄像信号12的位长n为12位的情况下的实例。
此处，假定并行转换后的位长M为4位，且因此可以将图28 的情况1~4的四个图样当作用于定时的图样。因此，显而易见， 对同步码，需要检测匹配以与这四个情况相对应。
图29是示出了以对应于图28的情况1的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，如果从 移4立寄存器512的LSB侧分配/人"0"开始的;也址，那么可以在乂人 地址46 ~地址10 4企测到同步码的高37位之后的下个时钟，乂人地址 14~地址3获得同步码的第四编码。随后，在从其开始的三个时钟之后，从地址14 ~地址3获得第 一像素Rl的摄像信号。随后，在从其开始的又三个时钟之后，从 地址14-地址3获得下个^f象素R5的it像信号。此处，4艮定#:作通 道凄t目W为四。
图30是示出了以对应于图28的情况2的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，可以在 /人地址45 ~地址9 4全测到同步码的高37位之后的下个时4中，/人地 址13 地址2获得同步码的第四编码。
随后，在从其开始的三个时钟之后，从地址13 地址2获得第 一像素Rl的摄像信号。随后，在从其开始的又三个时钟之后，从 地址13 ~地址2获得下个像素R5的摄像信号。此处，同样在此情 况下，假定操作通道数目W为四。
图31是示出了以对应于图28的情况3的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，可以在 /人地址44 ~地址8沖佥测到同步码的高37位之后的下个时4中，AU也 址12~地址1获得同步码的第四编码。
随后，在从其开始的三个时钟之后，从地址12~地址1获得第 一像素Rl的摄像信号。随后，在从其开始的又三个时钟之后，从 地址12 ~地址1获得下个像素R5的摄像信号。此处，同样在此情 况下，〗叚定才喿作通道ft目W为四。
图32是示出了以对应于图28的情况4的定时由移位寄存器 512来保存并行信号的情况下的实例的示图。在此情况下，可以在 ,人;也址47 ~ i也址11片企测到同步码的高37 4立之后的下个时钟，/人地 址15 地址4获得同步码的第四编码。
39随后，在从其开始的三个时钟之后，从地址15 地址4获得第 一像素Rl的摄像信号。随后，在从其开始的又三个时钟之后，从 地址15 ~地址4获得下个像素R5的摄像信号。此处，同样在此情 况下，假定操作通道数目W为四。
从图29 ~图32的这些实例看出，如果假定摄像信号的位长n 为12位，那么显而易见，在^v移位寄存器512的地址46 地址10 才企测到同步码的高37位的情况下，数据窗从地址14~地址3,在 从地址45 ~地址9检测到同步码的高37位的情况下，数据窗从地 址13 ~ i也址2,在乂人;也址44 ~ ;也址8才企测到同步石马的高37 4立的十青 况下，凄t才居窗乂人;也址12 ~ i也址1,且在/人i也址47 ~ ;也址11才全测到 同步码的高37位的情况下，凄t据窗/人地址15 ~地址4 。
图33包括示出了本发明实施例中的关于信号线529的数据窗 的实例的多个示图。图33的部分(a)是在位长n为10位的情况 下的数据窗的实例。在此情况下，可以以五个时钟为单位来获得有 效数据。即，如果假定由第四同步码来重置计数器，那么可以通过 以初始凄t据为"3"且下一#:据为"0"的方式来有规^聿地获得有效 数据。此外，显而易见，在计数器所保存的值为"3"的情况下， MSB侧上的IO位为有效数据，且在计凄t器所保存的值为"0"的情 况下，LSB侧上的10位为有效凄t据。
图33的部分(b)是在位长n为12位的情况下的数据窗的实 例。在此情况下，可以以六个时钟为单位来获得有效^:据。即，如 果々i定由第四同步码来重置计凄t器，那么可以通过以初始^t据为
"3"且下一数据为"0"的方式来有规J聿地获得有效数据。此外， 显而易见，在计数器所保存的值为"0"和"3"的任何情况下，数 据窗的所有12位为有效tt据。图34是示出了本发明实施例中的位解码单元530的示例性结 构的示图。此位解码单元530包括L个D锁存器531、 L个选择器 532、 L个选择器533、逻辑和(或)电路534、 A计数器535、 B 计数器536、选择器537、 L个同步信号生成电路541以及逻辑和电 路542和543。
D锁存器531是以来自脉冲生成器538的脉冲的定时来^f果存并 输出从位连接单元510提供的数据窗的锁存器。脉沖生成器538是 当选择器537的输出为"0"或"3"时生成脉沖的生成器。因此， D锁存器531在选择器537的输出为"0"或"3"时保存并输出从 位连接单元510提供的数据窗。
选择器532是在摄像信号的位长n为10位的情况下从数据窗 选择IO位的数据的选择器。即，适当地，选择器532在选择器537 的输出为"0"的情况下输出覆盖数据窗的第九位 第零位的10位、 在选择器537的输出为"3"的情况下输出覆盖数据窗的第十一位 第二位的10位，而在其他情况下输出10位"0"。通过在^f氐位增加 2位"0"使从选4奪器532输出的IO位向高位移动。随后，向高位 移动后得到的12位lt据为选冲奪器533的输入数据之一。
选择器533是根据来自系统控制单元700的经由信号线703指 示的位长n来选4奪D锁存器531的输出或选择器532的输出的选4奪 器。即，如果位长n为12位，那么选4奪器533选4奪D锁存器531 的输出，而如果位长n为10位，那么选4奪器533选4奪选4奪器532 的输出。将由选择器533选择的12位数据输出至信号线549，并且 还将其输入至同步信号生成电^各541。
逻辑和电路534是以从位连接单元510提供的同步码的定时生 成逻辑和的电路。即，在任何通道中检测到同步码的情况下，逻辑
和电路534将与其有关的信息输出至信号线548。A计凄t器535是与时钟CLK2同步的以"0" ~ "5"的六个时 钟为单位作为一个周期来进行顺序计数的计^t器。B计数器536是 与时4中CLK2同步的以"0" ~ "4"的五个时4中为单4立作为一个周 期来进行顺序计数的计数器。A计数器535是用于位长n为12位 的情况下的计数器，且B计数器536是用于位长n为IO位的情况 下的计数器。将A计数器535的重置终端和B计数器536的重置终 端连接至信号线548,并且当在任何通道中4企测到同步码时，将其 重置为"0"。
选择器537是根据来自系统控制单元700的经由信号线703所 指示的位长n来选择A计数器535的输出和B计数器536的输出中 的一个的选择器。即，选择器537在位长n为12位时选择A计数 器535的输出，而在位长n为10位时选择B计数器536的输出。 将选择器537的选择结果输出至信号线544，并且还将其提供给脉 冲生成器538和选才奪器532。
同步信号生成电路541是根据当从逻辑和电路534执行输出至 信号线548时的定时从对应于选择器533的通道的同步码生成同步 信号的电路。L个同步信号生成电路541中的每个将垂直同步信号 输出至信号线5417并且将水平同步信号输出至信号线5418。
逻辑和电路542是生成L个同步信号生成电路541的垂直同步 信号的逻辑和的电路。此外，逻辑和电路543是生成L个同步信号 生成电路541的水平同步信号的逻辑和的电路。将均具有这些逻辑 和电路542和543中的对应电路生成的逻辑和的垂直同步信号和水 平同步信号输出至信号线545。此处，例如，关于逻辑和电路542 和543,通过考虑噪音可能进入传输线，可以用大多数电路来取代。图35是示出了本发明实施例中的同步信号生成电路541的示 例性结构的示图。同步信号生成电路541包括D锁存器5411和 5412、D触发器5413和5414以及逻辑乘(AND )电路5415和5416。
D锁存器5411是根据当执行从逻辑和电路534输出至信号线 548时的定时来保存并输出从选择器533提供的N位中的第九位 (即，指示垂直方向的定时的位V)的锁存器。D触发器5413是 保存D锁存器5411的最后输出的触发器。逻辑乘电路5415是检测 D锁存器5411的输出为"0"且D触发器5413的输出为'T'的电 路。即，逻辑乘电路5415检测位V从"1"变为"0"的边缘作为 垂直同步定时。
D锁存器5412是根据当执行从逻辑和电路534输出至信号线 548时的定时来保存并输出从选择器533提供的N位中的第八位 (即，指示水平方向的定时的位H)的锁存器。D触发器5414是 保存D锁存器5412的最后输出的触发器。逻辑乘电路5416是检测 D锁存器5412的输出为"0"且D触发器5414的输出为'T，的电 路。即，逻辑乘电路5416氺企测位H乂人"1"变为"0"的边缘作为 水平同步定时。
图36是示出了本发明实施例中的数据窗与同步码之间的关系 的实例的示图。在本实例中，^支定位长n为10位。
在检测到第四同步码的情况下，当指示有效视频区域的开始 时，即，当位V从"1"变为"0"时，垂直同步信号Vsync在该时 钟变有效。此外，当同步码指示水平线上的凄t据的开始时，即，当 位H从"1"变为"0"时(即，SAV),水平同步信号Hsync在该 时4中变有步支。
43随后，B计数器536输出与时钟同步的"0" ~ "4"中的一个， 并且以值指示"0"或"3"时的定时获得有效数据。随后，接下来， 在才企测到第四同步码的情况下，当同步码指示水平线上的凄t据的结 束时，即，位H从"0"变为"1"(即，EAV)，用于下一水平线上 的数据(SAV)的开始的备份状态开始。
图37是示出了本发明实施例中的数据窗与同步码之间的关系 的另一个实例的示图。在本实例中，假定位长n为12位。
在才企测到第四同步石马的情况下，当指示有步文一见频区i或的开始 时，即，当位V从'T，变为"0"时，垂直同步信号Vsync在该时 钟变有效。此外，当同步码指示水平线上的凄t据的开始时，即，当 位H从"1"变为"0"时(即，SAV)，水平同步信号Hsync在该 时4中变有步文。
随后，A计凄史器535l命出与时钟同步的"0" ~ "5"中的一个， 并且以值指示"0"或"3"时的定时获得有效数据。随后，接下来， 在冲企测到第四同步码的情况下，当同步码指示水平线上的婆t据的结 束时，即，位H从"0"变为"1"(即，EAV)，用于下一水平线上 的数据(SAV)的开始的备份状态开始。
图38包括示出了本发明实施例中的位解码单元530的输出与 操作通道数目之间的关系的实例的多个示图。在本实例中，假定位 长n为10位。
图38的部分(a)、图38的部分(b)、图38的部分(c)和图 38的部分(d)分别示出了操作通道数目W为四的情况、操作通道 数目W为三的情况、操作通道数目W为二的情况和操作通道数目 W为一的情况。在4壬一情况下，显而易见以B计凄史器536示出"0"或"3"时的定时将新像素的摄像信号输出至信号线549的方式。 此外，显而易见使像素的顺序维持为初始拜尔图样排列的顺序。
图39包括示出了本发明实施例中的位解码单元530的输出与 操作通道数目之间的关系的另一个实例的示图。在本实例中，假定 位长n为12位。
图39的部分(a)、图39的部分(b)、图39的部分(c)和图 39的部分(d)分别示出了梯:作通道数目W为四的情况、l喿作通道 数目W为三的情况、操作通道数目W为二的情况和才喿作通道数目 W为一的情况。在4壬一情况下，显而易见以A计凄t器535示出"0" 或"3"时的定时将新像素的摄像信号输出至信号线549的方式。 此外，显而易见使像素的顺序维持为初始拜尔图样排列的顺序。
图40是示出了本发明实施例中的分类单元550的示例性结构 的示图。分类单元550包括选4奪处理单元551、定时调节单元560 和处理延迟调节单元552。
选择处理单元551是将数目与操作通道数目W相等的摄像信 号分配到作为信号处理单元320中的处理对象的K个通道中的单 元，经由L个通道的信号线549从位解码单元530提供摄像信号。
定时调节单元560是调节由选择处理单元551分配到K个通道 中的摄像信号的定时的单元。此外，定时调节单元560提供指示已 其执行定时调节的4聂像信号的存在或不存在的有效标记。
处理延迟调节单元552是4艮据由于在选纟奪处理单元551和定时 调节单元560中所扭Jf亍的处理而发生的延迟来调节信号线545中的 同步信号的延迟时间并且将同步信号提供给信号线565的单元。图41是示出了本发明实施例中的选4奪处理单元551的示例性 结构的示图。此处，信号线549的通道数目L为四，且信号线559 的通道lt目K为二。选择处理单元551包#舌选择<言号生成器555和 556以及选择器557和558。
选择器557和558是每个均选择数目与操作通道数目W相等 的摄像信号中的一个的选择器，经由L个通道的信号线549从位解 码单元530提供摄像信号。在本实例中，由于通道数目K为二，所 以总共纟是供两个选^奪器557和558。
选择信号生成器555和556是将选择信号分别提供给选择器 557和558的生成器。乂于选4奪处理单元551， 乂人系统^空制单元700 提供含有与操作通道数目W和位长n有关的信息的信号线703并 且从位解码单元530提供指示由A计数器535或B计数器536保存 的值的信号线544。利用这些，选^^f言号生成器555和556生成选 择信号。
此处，分别经由信号线553和554将经由信号线703来自系统 控制单元700的值和经由信号线544来自位解码单元530的值纟是供 给定时调节单元560。
图42包括示出了本发明实施例中由选择信号生成器555生成 的选^^f言号的出王见的实例的示图。图42的部分(a)示出了^f立长n 为IO位的情况，且图42的部分(b)示出了位长n为12位的情况。 在本实例中，与图41类似，信号线549的通道数目L为四，而操 作通道婆t目W是——四的^壬一值。
选择信号随操作通道数目W而不同，且选择信号随计数器保 存的值改变。此处，计数器为图42的部分(a)中的B计数器536 和图42的部分(b )中的A计数器535。
46在图中，数目表示信号线549的通道数目(1~4)。例如，在 其中才喿作通道数目W为图42的部分(a)中的四的情况下，当B 计数器536所保存的值为"0"时选择信号线549的第一通道，当B 计数器536所保存的值为"1"时选择信号线549的第三通道，当B 计数器536所保存的值为"2"时选择信号线549的第一通道，且 当B计数器536所保存的值为"3"时选择信号线549的第三通道。 此外，"*"表示任意值，且因此当B计数器536所保存的值为"4" 时，选4奪信号线549的任何通道。
图43包括示出了本发明实施例中由选择信号生成器556生成 的选择信号的出现的实例的示图。图43的部分(a)示出了位长n 为IO位的情况，且图43的部分(b)示出了位长n为12位的情况。 同样，在本实例中，与图42类似，信号线549的通道数目L为四。 选才奪信号的细节与图42类似。
的实例的示图。在本实例中，作I定位长n为lO位。
图44的部分(a)、图44的部分(b)、图44的部分(c)和图 44的部分(d)分别示出了操作通道数目W为四的情况、操作通道 凄t目W为三的情况、操作通道数目W为二的情况和4喿作通道凄丈目 W为一的情况。与图38的对应实例相比，显而易见用于位解石马单 元530的4叙出(信号线549)的四个通道变为两个通道的方式。
图45包括示出了本发明实施例中的选择处理单元551的输出 的另一个实例的示图。在本实例中，々支定位长n为12位。
图45的部分(a)、图45的部分(b)、图45的部分(c)和图 45的部分(d)分别示出了操作通道数目W为四的情况、操作通道 凄t目W为三的情况、操作通道数目W为二的情况和纟喿作通道数目W为一的情况。与图39的对应实例相比，显而易见用于位解码单 元530的输出的四个通道变为两个通道的方式。
图46是示出了本发明实施例中的定时调节单元560的示例性 结构的示图。此处，信号线559的通道凄t目K为二。定时调节单元 560包括延迟电3各561至563、选4奪信号生成器564、有效标记生成 器567和选择器568。
延迟电路561是使经由信号线559的第一通道的^直延迟一个时 钟的电3各。类似，延迟电i 各562是4吏经由信号线559的第一通道的 值延迟两个时钟的电路，且延迟电路563是使经由信号线559的第
一通道的^f直延迟三个时4中的电3各。
选才奪器568是从经由信号线559的第一通道的值和延迟电鴻^ 561 ~ 563的输出中选冲奪一个信号并且将所选的信号l命出作为经由 信号线569的第一通道的值的选择器。此处，仅将经由信号线559 的第二通道的值输出至信号线569。
选择信号生成器564是将选择信号提供给选择器568的生成 器。对定时调节单元560，从选一奪处理单元551 ^是供包含与4喿作通 道凄t目W有关的信息的信号线553和指示由A计lt器535所保存 的值的信号线554。利用这些，选择信号生成器564生成选择信号。
有效标记生成器567是/人通过由选4奪处理单元551才是供的信号 线553和554的信息生成指示将有效摄像信号输出至信号线569的 有效标记的生成器。将由此有效标记生成器567生成的有效标记揭: 供给信号线566。
图47包括示出了本发明实施例中由选#^言号生成器564生成 的选择信号的出现的实例的示图。图43的部分(a)示出了位长n为IO位的情况，且图47的部分(b)示出了位长n为12位的情况。 在本实例中，信号线549的通道数目L为四，且操作通道数目W 为乂人--四中的4壬一4直。
选择信号随操作通道数目W而不同，且选择信号随计数器所 保存的值改变。此处，计数器为图47的部分(a )中的B计数器536 和图47的部分(b )中的A计数器535。
在图中，数目表示用于选4奪器568的输入数目(1~4)。例如， 在才喿作通道凄t目W为图47的部分(a)中的三的情况下，当B计 数器536保存的值为"0"时选^t奪第一输入(通过信号线569的第 一通道的值)，且当B计数器536保存的值为"2"或"3"时选择 第二输入(延迟电路561的输出)。此外，"*"表示任意值，且因 此当B计数器536所保存的值为"1"或"4"时，选择任何输入。
图48包括示出了本发明实施例中定时调节单元560的输出的 实例的多个示图。在本实例中，假定位长n为10位。
图48的部分(a)、图48的部分(b)、图48的部分(c)和图 48的部分(d)分别示出了操作通道数目W为四的情况、操作通道 数目W为三的情况、操作通道数目W为二的情况和操作通道数目 W为一的情况。与图44的对应实例相比，显而易见，调节用于第 一通道的定时以与用于第二通道的定时相匹配。此夕卜，显而易见， 输出有效标记以与输出有效摄像信号的定时相匹配。
的另一个实例的多个示图。在本实例中，々支定位长n为12位。
图49的部分(a)、图49的部分(b)、图49的部分(c)和图 49的部分(d)分别示出了操作通道数目W为四的情况、操作通道数目w为三的情况、操作通道数目w为二的情况和操作通道数目
W为一的情况。与图45的对应实例相比，显而易见，调节用于第 一通道的定时以与用于第二通道的定时相匹配。此外，显而易见， 输出有效标记以与输出有效摄像信号的定时相匹配。
图50是示出了本发明实施例中的高频振动处理单元570的示 例性结构的示图。此处，信号线569的通道数目K为二。高频振动 处理单元570包括M序列生成器571和572、高频振动添加处理单 元573和574以及选择器575和576。
M序列生成器571和572是基于M序列生成随机数的生成器。 M序列是由以下线性递归方程获得的序列。此处，从M序列生成 器571和572中的每个输出两位的随机数。请注意，在以下方程中， 十符号表示异或运算(XOR)。
Xn = Xn-p + Xn—q (p 〉 q)
此处，需要将M序列生成器571的初始^f直和M序列生成器572 的初始值设为互不相同，以使相对各通道的序列之间不发生匹配。
高频4展动添加处理单元573和574是将M序列生成器571和 572所生成的随机数添加到从信号线569提供的摄像信号的单元。 更特定i也，高频冲展动添加处理单元573和574使用M序列生成器 571和572生成的两位随机数来取代用于信号线569的12位的LSB
侧上的2位，并且l俞出在高频振动处理后获得的12位揭J象信号。
此处，通常，如果4又取fCLSB侧上的4立，那么平均水平会增加 (例如，在2位的情况下的0.375 ),且因此需要4吏平均水平为通过 从平均水平减去与增加相等的量所获得的值。此外，由于高频振动处理，通道的位宽N， (N，为自然数)可以与信号线569的每个通道 的4立宽N不同。
选择器575和576是根据从系统控制单元700提供的信号线 703中获得的位长n来选择摄像信号的选择器。更具体地，在位长 n为12位的情况下，选择器575和576从信号线569选择摄像信号， 且在位长n为10位的情况下，选4奪器575和576 /人高频冲展动添力口 处理单元573或574选择才聂〗象信号。将由选4奪器575和选择器576 选择的摄像信号输出至信号线319。
此处，尽管通过信号线565将同步信号从分类单元550提供给 高频4展动处理， <旦是同步信号延迟了对应于在高频4展动处理单元 570中发生的处理延迟的周期。通过信号线315将此同步信号才是供 纟会定时生成电^各340。
图51是示出了本发明实施例中的时钟脉冲门电-各330的示例 性结构的示图。时钟脉冲门电路330包括D触发器331和逻辑乘电 路332。对此时钟脉冲门电路330,通过信号线316从数据复元单 元500才是供有效标记，且通过信号线317/人PLL电^各312才是供CLK2。
D触发器331是根据CLK2的定时来保存并输出有效标记的电 路。此外，逻辑乘电路332是生成D触发器331的输出与CLK2的 逻辑乘积的电i 各。由于此，时钟月永冲门电if各33(H又在有效标记活动 的周期期间输出时钟CLK3。通过信号线337将此时钟CLK3提供 纟会4言号处理单元320。
即，时钟CLK3的频率与时钟CLK2的频率基本上相同；然而， 由于控制时钟CLK3以根据输出数据的定时立即生成，所以信号处 理单元320中的功井毛可以适当优化。
51图52包括示出了本发明实施例中的信号处理单元320的输入 的实例的示图。在本实例中，爿假定位长n为10位。
图52的部分(a)、图52的部分(b)、图52的部分(c)和图 52的部分(d)分别示出了操作通道数目W为四的情况、操作通道 数目W为三的情况、操作通道lt目W为二的情况和，喿作通道数目 W为一的情况。尽管每个摄像信号的定时与图48的实例类似，但 是也示出了时钟脉沖门电路330输出的时钟CLK3。即，需要仅在 有效标记指示有效性的周期期间提供时钟CLK3 。
图53包括示出了本发明实施例中的信号处理单元320的输入 的另一个实例的示图。在本实例中，々支定位长n为12位。
图53的部分(a)、图53的部分(b)、图53的部分(c)和图 53的部分(d)分别示出了操作通道数目W为四的情况、操作通道 数目W为三的情况、操作通道数目W为二的情况和纟喿作通道数目 W为一的情况。与图52类似，尽管每个摄像信号的定时与图49的 实例类似，但是其中也示出了时钟脉冲门电路330输出的时钟 CLK3。
以此方式，根据本发明的实施例，可以才艮据才喿作才莫式来改变用 于摄像单元200与图像处理单元300之间的接口 (信号线229)的
通道的纟喿作通道数目W。由于此，可以停止电力^U是供给不^喿作的 通道，且因此可以减少功耗。此外，可以停止以通道为单位来提供 电力，且因此被操作的通道可以始终在相同时钟操作。此外，可以 在相同通道中排列每个像素的摄像信号，且因此甚至可以容易处理 位长n随操作模式动态改变的情况。
此外，根据本发明的实施例，在数据发送单元220的同步码的 嵌入能够在冲丸行一次并4于转换以获得以M位为单位的数据之后在数据接收单元311处检测到同步码，且可以在不受接口的高速操作 频率影响的情况下提取到位长n的摄像信号。
此夕卜，根据本发明的实施例，可以通过4又在有效标记指示有效 性的周期期间将时钟CLK3提供给信号处理单元320，从而避免了 不必要的功库毛。
此处，将本发明的实施例示出作为实现本发明的实例。尽管在 本实施例的特性与以下将描述的权利要求中所要求的用以界定本 发明的元素之间存在对应性，j旦是本发明并不限于此，并且可以在 不偏离本发明的精神和范围的情况下进行各种修改。
即，在权利要求1中，摄像装置对应于(例如)摄像单元200。 随后，串行转换装置对应于(例如)PS转换单元223。随后，同步 码生成装置对应于(例如)同步码嵌入单元222。随后，转移装置 对应于(例如)接口单元225和310。随后，并行转换装置对应于 (例如)SP转4灸单元3113。随后，复元装置对应于(例如)^:据 复元单元500。随后，控制装置对应于(例如)纟聂一像控制单元240。
此外，在权利要求2中，摄像装置对应于(例如)摄像单元200。 随后，图l象处理装置对应于(例如)图^f象处理单元300。随后，转 移装置对应于(例如)4妄口单元225和310。随后，控制装置对应 于(例如)摄像控制单元240。随后，串行转换装置对应于(例如) PS转换单元223。随后，同步码生成装置对应于(例如)同步码嵌 入单元222。随后，并行转换装置对应于(例如)SP转换单元3113。 随后，复元装置对应于(例如)4^据复元单元500。
此外，在权利要求3中，通道数目保存装置对应于(例如)通 道数目表241。此外，在权利要求6中，数据窗提取装置对应于(例如)位连 接单元510。随后，摄像信号提取装置对应于(例如)位解码单元 530。
此外，在权利要求7中，分类装置对应于(例如)分类单元550。
此外，在权利要求8中，位长调节装置对应于(例如)高频寸展 动处理单元570。
此外，在权利要求9中，计数器对应于(例如)A计数器535 或B计数器536。随后，有效标记生成装置对应于(例如)有效标 记生成器567。随后，时钟控制装置对应于(例如)时钟脉冲门电 路330。
此外，在权利要求10中，摄像电路对应于(例如)摄像单元 200。随后，图像处理电路对应于(例如)图像处理单元300。随后， 转移电路对应于(例如)接口单元225和310。随后，控制电路对 应于(例如)摄像控制单元240。随后，串行转换装置对应于(例 如)PS转换单元223。随后，同步码生成装置对应于(例如)同步 码嵌入单元222。
此外，在权利要求11中，摄像电路对应于(例如)摄像单元 200。随后，图像处理电路对应于(例如)图像处理单元300。随后， 转移电^各对应于(例如)4妾口单元225和310。随后，控制电^各对 应于(例如)摄像控制单元240。随后，并行转换装置对应于(例 如)SP转换单元3113。随后，复元装置对应于(例如)数据复元 单元500。此处，
一系列处理的方法，且同样可以理解为用于使计算机执行这一 系列 处理的禾呈序或理解为上面i己录有该禾呈序的i己录介质。
权利要求
1.一种摄像设备，其特征在于，包括摄像装置，用于输出由光电转换来自对象的光的多个摄像元件所生成的摄像信号；串行转换装置，用于将所述摄像信号中的每个转换为串行信号，所述每个摄像信号由所述多个摄像元件中的一个生成；同步码生成装置，用于在转换成所述串行信号之前或之后，生成关于所述摄像信号的同步码，并用于将所述同步码嵌入到所述串行信号中；转移装置，用于使用多个通道中的至少一个操作通道来转移所述串行信号；并行转换装置，用于对经转移的串行信号中的每个执行并行转换，从而输出数目与操作通道的数目相等的并行信号；复元装置，用于检测所述并行信号中嵌入的同步码，从而根据所述同步码的定时和所述操作通道的数目来复元所述摄像信号；以及控制装置，用于根据操作模式来执行所述转移装置中的所述操作通道的数目的设置。
2. —种摄像设备，包括摄像装置，具有多个摄像元件，所述摄 像元件中的每个通过光电转换来自对象的光生成n位(n为自 然数)的摄像信号；图像处理装置，用于对所述摄像信号执行 预定信号处理；转移装置，用于使用最大的L个通道(L为自 然数)来将所述摄像信号从所述摄像装置转移到所述图像处理装置；以及控制装置，用于根据操作模式来执行所述转移装置 中的所述L个通道中用于转移的通道凄t目W(W为自然凄t) 的^L置，所述#聂<象设备的特征在于所述摄像装置包括串行转换装置，用于将W个摄像信 号中的每个转换为串行信号，所述每个摄像信号由所述多个摄 像元件中的一个生成；以及同步码生成装置，用于在转换为所 述串行信号之前或之后，生成与所述摄像信号有关的n位同步 码，并用于将所述n位同步码嵌入到所述串4亍信号中，所述转移装置包括用于经由所述W个通道来串行转移从 所述摄像信号转换的所述串行信号的装置，以及所述图像处理装置包括并行转换装置，用于对经由所 述W个通道转移的所述串行信号中的每个执行并行转换，从 而输出M位(M为自然数)的W个并行信号；以及复元装置， 用于4全测嵌入到所述并4亍信号中的所述同步码，从而4艮据所述 同步码的定时来复元所述n位的摄像信号。
3. 根据权利要求2所述的摄像设备，其特征在于，还包括通道数目保存装置，用于将所述操作模式和对应于所述 操作模式的通道数目相关联地保存，其中，所述控制装置执行将保存在所述通道数目保存装 置中的对应于所述纟喿作才莫式的通道凄t目作为用于所述转移的 通道数目W的i殳置。
4. 根据权利要求2所述的摄像设备，其特征在于所述转移装置使用彼此相反的差分信号来执行所述串行转移。
5. 根据权利要求4所述的摄像设备，其特征在于所述转移装置根据LVDS传输方案来执行所述串行转移。
6. 根据权利要求2所述的摄像设备，其特征在于所述复元装置包括数据窗提取装置，用于检测嵌入到所述并行信号中的所 述同步码，并用于4艮据所述同步码的定时来4是取N位(N为 大于或等于n的自然数)的W个数据窗，以及摄像信号提取装置，用于根据所述摄像信号的位长n,从 所述数据窗中提取出所述W个摄像信号。
7. 根据权利要求6所述的摄像设备，其特征在于所述复元装置还包括分类装置，用于按所述信号处理 所需的格式来分类所述w个摄像信号。
8. 根据权利要求6所述的摄像设备，其特征在于所述复元装置还包括位长调节装置，用于在所述W个 摄像信号中的每个的预定位位置处添加随机数，以获得所述信 号处理所需的位长。
9. 根据权利要求6所述的摄像设备，其特征在于所述图〗象处理装置还包括计数器，用于根据所述同步码的定时来周期性地计数时钟，有效标记生成装置，用于根据由所述计数器保存的计数 值来生成指示所述摄像信号存在或不存在的有效标记，以及时钟控制装置，用于#4居所述有效标记来控制用于所述 信号处理的时钟的发生。
10. —种摄像设备中的摄像电路，所述摄像设备包括摄像电路， 具有多个摄像元件，所述摄像元件中的每个通过光电转换来自 对象的光来生成n位(n为自然婆t)的摄〗象信号；图像处理电 路，用于对所述摄像信号执行预定信号处理；转移电路，用于 使用最大的L个通道(L为自然数)，将所述摄像信号从所述 摄像电路转移到所述图像处理电路；以及控制电路，用于根据 操作模式来执行所述转移电路中的所述L个通道中用于执行 转移的通道数目W(W为自然数)的设置，所述摄像电路的 特;f正在于，包4舌串行转换装置，用于将W个摄像信号中的每个转换为串 行信号，所述摄像信号中的每个由所述多个摄像元件中的一个 生成；以及同步码生成装置，用于在转换为所述串^f亍信号之前或之 后，生成与所述摄像信号有关的n位同步码，并用于将所述n 位同步码嵌入到所述串4亍信号中。
11. 一种摄像设备中的图像处理电路，所述摄像设备包括摄像电 路，具有多个摄像元件，所述摄像元件中的每个通过光电转换 来自对象的光来生成n位(n为自然数)的摄像信号；图像处 理电路，用于对所述摄像信号执行预定信号处理；转移电路， 用于使用最大的L个通道(L为自然数)，将所述摄像信号从 所述摄像电路转移到所述图像处理电路；以及控制电路，用于 根据操作模式来执行所述转移电路中的所述L个通道中用于执行转移的通道数目W(W为自然数)的设置，所述图像处 理电^各的特4i在于，包括并行转换装置，用于对通过所述w个通道转移的串刊-信号中的每个执行并行转换，从而输出M位(M为自然数)的 W个并4iM言号；以及复元装置，用于检测嵌入到所述并行信号中的所述同步 码，并用于才艮据所述同步码的定时来复元所述n位的摄4象信
全文摘要
通道数目根据摄像设备中的操作模式而改变。摄像控制单元(240)根据操作模式来确定操作通道数目W。传感器单元(210)根据操作通道数目W来输出对应于每个像素的摄像信号。数据发送单元(220)对摄像信号执行串行转换，并根据操作通道数目W，使用诸如LVDS的高速接口(信号线(229))来将它们转移到图像处理单元(300)。数据接收单元(311)以M位为单位来对用于每个通道的转移串行信号执行并行转换。数据复元单元(500)检测嵌入到并行信号中的同步码、提取数据窗并将从数据窗复元的位长n的摄像信号提供给信号线(319)。时钟脉冲门电路(330)仅在有效标记(信号线(316))指示有效的周期期间将时钟CLK3提供给信号线(337)。
文档编号H04N5/225GK101543060SQ20088000028
公开日2009年9月23日 申请日期2008年2月19日 优先权日2007年5月9日
发明者木下雅也, 龟谷敬 申请人:索尼株式会社