专利名称：：采用fpga实现x光非标视频数码自适应转换方法
技术领域：
：本发明涉及一种视频转换的方法，尤其涉及一种非标准模拟视频转换成标准视频的方法。
背景技术：
：中国第03236975.1号实用新型专利公开了一种视频信号转换装置，旨在将只能在显示设备上播放的非标准单色模拟视频信号转换为标准电视视频信号、标准SVGA视频信号。该视频信号转换装置包括视频解码电路、可编程芯片、帧存储读写器、功能控制模块、视频编码模块，基于该转换装置的转换方法包括如下(l)非标准单色模拟视频信号采集解码步骤；该步骤具体包括(la)将经过预处理的非标准单色模拟视频信号分成两路；(lb)—路经过直流箝位电路进入模数转换器，一路进入同步分离电路得出行、场同步信号；(2)计算出非标准单色模拟视频信号的参数的步骤；(3)配置装置工作的步骤，该步骤具体包括(3a)将所述参数输入给单片机，进而计算得出适合信号源的配置参数，并送给配置模块；(3b)配置模块进而各个模块和芯片进行配置，使其适应视频信号源；(4)根据非标准单色模拟视频信号的参数和输出视频的参数，算出实际的采样频率；(5)采样非标准单色模拟视频信号和存储步骤，该步骤具体包括(5a)可编程芯片根据实际的采样频率控制模数转换器对非标准单色模拟视频信号进采样转换；(5b)在行、场同步信号的控制下，可编程芯片把由模数转换器送来的数字流数据存储在帧存储读写器中；(6)读出有效信号的步骤；(7)输出视频信号的步骤，该步骤具体包括(7a)将有效信号送到编码模块；(7b)编码模块将相应的行、场同步和行有效信号结合，编码成相应格式的视频信号。但上述转换方法并没有具体揭露怎么计算非标准单色模拟视频信号的参数。
发明内容本发明提供一种X光非标准模拟视频(即所述非标准单色模拟视频)转换成标准视频的方法，主要解决其中计算X光非标准模拟视频信号的参数的技术问题。上述目的由以下技术方案实现—种采用FPGA实现X光非标视频数码自适应转换方法，包括(1)X光非标准模拟视频信号采集解码步骤；(2)计算X光非标准模拟视频信号的参数的步骤；(3)配置装置工作的步骤；(4)根据X光非标准模拟视频信号的参数和输出视频的参数，算出实际的采样频率；(5)采样X光非标准模拟视频信号和存储步骤；(6)读出有效信号的步骤；(7)输出视频信号的步骤；步骤(2)具体包括4(2a)利用FPGA芯片控制一同步锁相环提供一个频率为F的基准时钟，利用模数转换器以所述基准时钟对输入视频信号进行采样，将数字数据输入给FPGA芯片；(2b)根据步骤(1)所获得的行场同步信号配合频率为F的基准时钟信号对所述数字数据计算，得出输入视频的参数，该参数包括每场的行数H、行消隐数X、行有效信号数Y、场消隐数C。上述技术方案中，步骤(2b)中计算输入视频的各参数的具体算法为每场的行数H:在一个场周期信号的上升沿和下降沿期间计算行同步上升沿的个数H;行消隐数X:从行上升沿开始，在每个基准时钟的上升沿判模数转换器采样的数据，如果等于零，则计数加l，如果大于零则计数停止，此时的计数值X就是行消隐数；行有效信号数Y:在一个行周期信号的上升沿到下降沿期间，在每个基准时钟的上升沿判断模数转换器采样的数据，如果大于零，则计数加1，最后所得的计数Y就是行有效信号数；场消隐数C:从一个场周期的上升沿开始，每检测到一个行上升沿，则计数加l，一直到模数转换器采样数据大于O，最后所得的计数C就是场消隐数。上述技术方案中，步骤(4)的具体计算方法为Y/F=N/F1，N为要输出视频的行有效信号数，Fl为实际的采样频率。上述技术方案中，步骤(6)具体包括(6a)根据采样频率F的条件下所得的每场的行数H、行消隐数X、行有效信号数Y、场消隐数C和需要输出视频的行有效信号数N换算出，在以实际频率Fl采样后输入视频的每场的行数Hl、行消隐数Xl、行有效信号数Yl、场消隐数Cl、场有效宽Kl;(6b)FPGA芯片中的帧存储读写器控制模块根据从步骤(1)得到的行、场同步信号，从场同步头开始等待Cl个场消隐后，在一个有效场宽为Kl的有效场中，依次从每个行同步头开始，等待XI个行消隐后，开始从帧存储读写器读出Yl个行有效信号；然后又从下一个场同步头开始等待Cl个场消隐后，又接着在有效场中，依次从每个行同步头开始，等待X1个行消隐后，开始从帧存储读写器读出Yl个行有效信号；如此循环地从帧存储读写器读出行有效信号。由上可知，本发明公开的X光非标准模拟视频转换成标准视频的方法中，揭露了一种新的具体计算X光非标准模拟视频信号的参数的手段，解决了现有技术的缺陷，完善X光非标准模拟视频转换成标准视频的方法。本发明进而提供了具体的计算实际采样频率的方法以及读出有效信号的方法，从而能够按时序地读出X光非标准模拟视频的有效信号，进一步完善X光非标准模拟视频转换成标准视频的方法。图1为本发明的相应电路结构图。具体实施例方式本发明的思路是—个典型的X光设备输出的非标准模拟视频信号，以一行为例可以分为以下四个5时间段行同步头、行消隐期、行有效信号期、行无效信号期；通过将标准视频信号与X光设备的非标准视模拟频信号比较，发现两者除了行频、场频上的区别，在波形及行场同步信号都有共同特征例如行场同步头以及行、场同步头后的行、场消隐等。本发明通过FPGA芯片自动检测并计算出这些特征参数的时间宽度，再根据需要转换的DVI、SVGA及ITU656数据的格式参数，经单片机进一步计算出适合当前信号源的配置参数给FPGA芯片的配置模块，进而控制模数转换器的采样频率及帧存储读写器中的数据读写时序，再通过相应的编码器，从而实现数据的实时转换。下面结合图l，说明本发明方法的具体过程先将X光非标准模拟视频信号经过预处理分成两路，一路进入自动同步分离器来获取X光非标准模拟视频信号的行场同步信号，所述自动同步分离器可采用芯片ISL59885，得到的行场同步信号进入FPGA芯片，另一路经过直流箝位电路进入模数转换器；FPGA芯片控制同步锁相环为模数转换器提供的一个频率为F的基准时钟来采样和转换输入的X光非标准模拟视频信号。通过分析数字化后视频信号与X光非标准模拟视频信号的行场同步信号的关系，可以发现在行同步头或者场同步头的后面都有一段经模数转换器后的数据为全0(即消隐信息)，因此，FPGA芯片以行场同步信号中行、场同步头为计算开始信号，并根据行场同步信号配合一个频率为F的基准时钟(该时钟也是当前模数转换器的采样时钟)对由模数转换器进入FPGA芯片的数字数据进行计算，从而得出输入视频的参数，该参数包括每场的行数H、行消隐数X、行有效信号数Y、场消隐数C。具体的计算方法为每场的行数H:在一个场周期信号的上升沿和下降沿期间计算行同步上升沿的个数H。行消隐数X:从行上升沿开始，在每个基准时钟的上升沿判断模数转换器采样的数据，如果等于零，则计数加1，如果大于零则计数停止，此时的计数值X就是行消隐数。行有效信号数Y:在一个行周期信号的上升沿到下降沿期间，在每个基准时钟的上升沿判断模数转换器采样的数据，如果大于零，则计数加1，最后所得的计数Y就是行有效信号数。场消隐数C:从一个场周期的上升沿开始，每检测到一个行上升沿，则计数加l，一直到模数转换器采样数据大于O，最后所得的计数C就是场消隐数。以上参数是在基准频率F作为采样频率的条件下得到的，得到输入视频的行有效信号数为Y个。FPGA芯片的控制模块将以上参数输入给单片机，单片机根据以上参数计算得出适合信号源的配置参数，并送给配置模块；配置模块进而各个模块和芯片进行配置，使其适应视频信号源。设一种格式视频的正确输出要求输出的格式视频的行有效信号数为N个，那么模数转换器必须在X光非标准模拟视频信号的一个行周期信号内，采集到N个行有效信号数；因此需要调整采样时钟的频率，然后根据Y/F=N/F1，计算出实际采样时钟的频率为Fl;再根据Y/N=H/H1=X/X1=C/C1、K1=H1-C1，计算出用采样频率Fl作为模数转换器的实际采样频率后，X光非标准模拟视频信号的每场的行数Hl、行消隐数Xl、场消隐数Cl、行有效信号数Yl及有效场宽的数值Kl。FPGA芯片的控制模块根据自动同步分离器得出的X光非标准模拟视频信号的行、场同步信号和计算出来的采样频率Fl，控制同步锁相环使得模数转换器以采样频率Fl来将X光非标准模拟视频信号转化数字数据，FPGA芯片的控制模块在X光非标准模拟视频信号的行、场同步信号的控制下将数字数据写入帧存储读写器，由于计算出了采样频率F1作为模数转换器的实际采样频率后X光非标准模拟视频信号的参数数值，FPGA芯片中的帧存储读写器控制模块根据从自动同步分离器得到的行、场同步信号，从场同步头开始等待C1个场消隐后，在一个有效场(有效场宽为K1)中，依次从每个行同步头(也是行同步上升沿)开始，等待X1个行消隐后，开始从帧存储读写器读出800个有效信号；然后又从下一个场同步头(也是场同步上升沿)开始等待CI个场消隐后，又接着在有效场中，依次从每个行同步头(也是行同步上升沿)开始，等待X1个行消隐后，开始从帧存储读写器读出N个有效信号；帧存储器读写器控制模块如此循环地从帧存储读写器读出行有效信号，并将数字数据中的行有效信号传给编码模块。与本发明相适应的电路设有DVI、SVGA编码模块以及ITU656编码模块，因为DVI、SVGA视频分别有不同格式，因此在FPGA芯片中设有DVI、SVGA同步发生器，DVI、SVGA同步发生器产生与要输出的视频图像分辨率相应的行、场同步信号，并传给DVI、SVGA编码模块；DVI、SVGA编码模块再将行有效信号与同步发生器送来的行、场同步信号一起组合成标准的视频信号。ITU656编码模块在用输入视频的行有效信号完成ITU656数字编码后，再经过视频编码器完成复合视频信号编码输出PAL制式视频信号。单片机及功能按键构成人机交互控制电路，可以设置输出视频的参数，输出视频的参数包括输出视频的行有效信号数，也可以控制视频模拟开关以实现切换视频输出，从而产生符合人要求的视频输出。<table>tableseeoriginaldocumentpage7</column></row><table>表1<table>tableseeoriginaldocumentpage7</column></row><table>表2表1为标准SVGA视频信号的输出参数表；表2为标准SVGA视频信号的输出点数表；表1与表2中的数据的关系如下行有效信号宽/行周期=800/行总点数=20us/26.38us;所以一行总点数约为1055,1055-800=255，即每行的行消隐点数为255个，同理可得到表2中其它数值。下面结合表1和表2，以需要输出视频分辨率为800X600、刷新率60的SVGA视频为例，对本发明做进一步地详细描述为了保证输出正确的SVGA信号，需要正确采集完整的有效数据，使得每行的行有效信号时间段内，输出800个有效数字采样数据；因此要调整模数转换器的采样频率F，使得在X光非标准模拟视频信号的一个行周期信号内，模数转换器要采集到800个行有效信号；根据Y/F=800/F2,计算出采样频率F2;再根据Y/800=H/H2=X/X2=C/C2，K2=H2-C2，计算出用采样频率F2作为模数转换的实际采样频率后，X光非标准模拟视频信号的每场的行数H2、行消隐数X2、场消隐数C2、行有效信号数Y2及有效场宽的数值K2。在采样频率为F2前提下，结合标准SVGA视频信号的各参数(如表1)来描述SVGA视频输出；SVGA视频输出包括行、场同步输出以及行有效信号输出。FPGA芯片中的帧存储读写器控制模块根据从自动同步分离器得到的行、场同步信号，从场同步头开始等待C2个场消隐后，在一个有效场(有效场宽为K2)中，依次从每个行同步头(也是行同步上升沿)开始，等待X2个行消隐后，开始从帧存储读写器读出800个行有效信号；然后又从下一个场同步头(也是场同步上升沿)开始等待C2个场消隐后，又接着在有效场中，依次从每个行同步头(也是行同步上升沿)开始，等待X2个行消隐后，开始从帧存储读写器读出800个行有效信号；如此循环地从帧存储读写器读出行有效信号。(结合表2)输出一个800X600的SVGA信号，每行需要255+800+30=1085个象素点，以频率为F2的采样时钟作为基准时钟，在前1085个采样时钟期间行同步为高，然后接下来的108个采样时钟期间行同步为低，就得到输出的行同步；每场包括600+32=632行，以得到的输出行同步为基准时钟，在前632个行同步期间，场同步输出高，接下来的4个行同步期间场同步输出低，如此循环就得到输出的场同步；FPGA芯片中的SVGA同步发生器将输出的行、场同步传给SVGA编码器。SVGA编码器接收从SVGA同步发生器中输出的与SVGA视频图像分辨率相适应的行、场同步，同时以输出的场同步中的有效场中的每一个输出行同步上升沿为开始，经过255个采样时钟后(标准SVGA视频的行消隐宽)，开始接收从帧存储读写器读出的800个行有效信号；SVGA编码器就是将行有效信号和行、场同步信号一起组合成标准的SVGA视频信号。当然，本发明的技术构思并不仅限于上述实施例，对于本领域普通技术人员来讲，基于本发明而未经创造性劳动的简单替换，仍属本发明揭露的范围。8权利要求一种采用FPGA实现X光非标视频数码自适应转换方法，包括(1)X光非标准模拟视频信号采集解码步骤；(2)计算X光非标准模拟视频信号的参数的步骤；(3)配置装置工作的步骤；(4)根据X光非标准模拟视频信号的参数和输出视频的参数，算出实际的采样频率；(5)采样X光非标准模拟视频信号和存储步骤；(6)读出有效信号的步骤；(7)输出视频信号的步骤；其特征在于，步骤(2)具体包括(2a)利用FPGA芯片控制一同步锁相环提供一个频率为F的基准时钟，利用模数转换器以所述基准时钟对输入视频信号进行采样，将数字数据输入给FPGA芯片；(2b)根据步骤(1)所获得的行场同步信号配合频率为F的基准时钟信号对所述数字数据计算，得出输入视频的参数，该参数包括每场的行数H、行消隐数X、行有效信号数Y、场消隐数C。2.根据权利要求1所述的采用FPGA实现X光非标视频数码自适应转换方法，其特征在于，步骤(4)的计算方法为Y/F=N/F1，N为要输出视频的行有效信号数，Fl为实际的采样频率。3.根据权利要求2所述的采用FPGA实现X光非标视频数码自适应转换方法，其特征在于，步骤(6)具体包括(6a)根据采样频率F的条件下所得的每场的行数H、行消隐数X、行有效信号数Y、场消隐数C和需要输出视频的行有效信号数N换算出，在以实际频率Fl采样后输入视频的每场的行数Hl、行消隐数Xl、行有效信号数Yl、场消隐数Cl、场有效宽Kl;(6b)FPGA芯片中的帧存储读写器控制模块根据从步骤(1)得到的行、场同步信号，从场同步头开始等待C1个场消隐后，在一个有效场宽为K1的有效场中，依次从每个行同步头开始，等待XI个行消隐后，开始从帧存储读写器读出Yl个行有效信号；然后又从下一个场同步头开始等待Cl个场消隐后，又接着在有效场中，依次从每个行同步头开始，等待XI个行消隐后，开始从帧存储读写器读出Yl个行有效信号；如此循环地从帧存储读写器读出行有效信号。4.根据权利要求3所述的采用FPGA实现X光非标视频数码自适应转换方法，其特征在于，所述步骤(6a)中的换算方法为N=Y1，Y/N=H/H1=X/X1=C/C1，K1=H1-C1，N为要输出视频的行有效信号数。5.根据权利要求1至4任意一项所述的采用FPGA实现X光非标视频数码自适应转换方法，其特征在于，步骤(2b)中计算输入视频的各参数的具体算法为每场的行数H:在一个场周期信号的上升沿和下降沿期间计算行同步上升沿的个数H;行消隐数X:从行上升沿开始，在每个基准时钟的上升沿判断模数转换器采样的数据，如果等于零，则计数加l，如果大于零则计数停止，此时的计数值X就是行消隐数；行有效信号数Y:在一个行周期信号的上升沿到下降沿期间，在每个基准时钟的上升沿判断模数转换器采样的数据，如果大于零，则计数加l，最后所得的计数Y就是行有效信号数；场消隐数C:从一个场周期的上升沿开始，每检测到一个行上升沿，则计数加l，一直到模数转换器采样数据大于O，最后所得的计数C就是场消隐数。全文摘要本发明涉及一种采用FPGA实现X光非标视频数码自适应转换方法，其中计算X光非标准模拟视频信号的参数的步骤具体包括(2a)利用FPGA芯片控制一同步锁相环提供一个频率为F的基准时钟，利用模数转换器以所述基准时钟对输入视频信号进行采样，将数字数据输入给FPGA芯片；(2b)根据所获得的行场同步信号配合频率为F的基准时钟信号对所述数字数据计算，得出输入视频的参数。本发明中具体揭露了计算X光非标准模拟视频信号的参数的手段、计算实际采样频率的方法以及读出有效信号的方法，解决了现有技术的缺陷，完善X光非标准模拟视频转换成标准视频的方法。文档编号H04N5/14GK101783869SQ20091003679公开日2010年7月21日申请日期2009年1月20日优先权日2009年1月20日发明者余爱民,徐向民,王华,陈杰申请人:广东科学技术职业学院