专利名称：一种用于正交频分多址的同步装置的制作方法
技术领域：
本实用新型公开了一种用于正交频分多址的定时以及频偏同步装置，特别适用于
连续数据传输、通信监测、无线电信号侦察等领域多用户宽带传输系统中的同步参数估计。
背景技术：
传统的OF匿定时方法通过构造特殊码字的训练序列来实现定时同步，但该方式无法对多用户同时进行定时。测距定时方法具有性能稳健、精度高的特点，但需要大范围全域搜索，运算复杂度较高，从工程的实现性上考虑，需要消耗较多的资源和时间，不利于系统实现。 —般来说，OF匿频偏估计方案是通过做扩频训练序列的相关来实现估计，具有性能稳健、精度高的特点，但在多用户情况下，易受到多址干扰的影响，而传统直接的最大似然方法收敛速度慢，计算复杂度高的特点，也不利于这类方法的工程实现。因此，需要一种快速高效稳健的工程实现方案来进行多用户频偏的联合估计。
实用新型内容本实用新型的目的在于避免上述背景技术中的不足之处而提供一种收敛速度快、估计精度高的定时及频偏同步估计装置。本实用新型可以同时完成通信链路上行过程中的定时与频偏估计要求，具有集成化程度高、体积小、收敛速度快且精度高等特点。[0005] 本实用新型的目的是这样实现的 它包括循环前缀分离单元、FFT模块、多用户数据分离单元、频率偏移估计单元、测距定时估计单元、消息处理单元、电源；所述的循环前缀分离单元的输入端口 1、2分别与A/D采样输出的信息码流1、信息码流Q即A、 B端口相连，其输出端口 3、4分别与FFT模块的1、2相连，循环前缀分离单元将得到的离散数据码流I、码流Q中的循环前缀部分进行分离；FFT模2的输出端口 3、4分别与多用户数据分离器的输入端口 1、2以及测距定时估计单元的输入端口 1、2相连；多用户数据分离器的输出端口 3、4分别与外部输出端口 C、D相连；测距定时估计单元的输入端口 1、2分别与FFT模块的输出端口 3、4相连，由FFT模块提供频域数据，其输出端口 3与消息处理单元的输入端口 2相连；频率偏移估计单元的输入端口1、2分别与A/D采样输出的信息码流I、Q即A、B端口相连，由A/D输出直接得到时域数据，频率偏移估计单元的输出端口 3与消息处理单元的输入端口 1相连；测距定时估计单元的输出端口 3与消息处理单元的输入端口 2相连；消息处理单元的输出端口 3与外部输出端口 E相连，处理后的数据作为同步信息送出，电源的输出+￥端与各部件响应电源端并接，提供各个部件所需电源。 本实用新型的测距定时估计单元包括本地消息处理单元、第一数据缓存器、第二数据缓存器、第一移位寄存器、第二移位寄存器、第一互相关器、第二互相关器、粗定时处理单元、暂存器、自相关器、细定时处理单元、IFFT模块、比较器，所述的本地消息处理单元的输入端口 1信息由上行同步控制信息给出；第一数据缓存器的输入端1、2与FFT模块的输出端3、4相连，得到频域数据码流I、码流Q;第一数据缓存器的输出端3、4与第一移位寄存器的输入端1、2相连，同时，第一数据缓存器的输出端5、6与第一互相关器相连；第一移位寄存器的输出端与第一互相关器的输入端口 3、4相连；将原始数据与右移一位的数据在第一互相关器中进行互相关运算，其输出端5、6与粗定时处理单元输入端1、2相连；第二数据缓存器的输入端1、2与本地消息处理单元输出端口 2、3相连，得到本地训练序列信息码流1、码流Q ;第二数据缓存器的输出端3、4与第二移位寄存器的输入端1、2相连，同时，第二数据缓存器的输出端5、6与第二互相关器相连；第二移位寄存器的输出端与第二互相关器的输入端口 3、4相连；将本地数据与右移一位的数据在第二互相关器中进行互相关运算，其输出端5、6与粗定时处理单元输入端1、2相连；粗定时处理单元将接收到接收序列和本地序列码流I、码流Q进行互相关处理，并通过查表得到不同用户的粗定时数据，其输出端5与暂存器输入端口 l相连；暂存器的输出端口 2与细定时处理单元的输入端口 3相连；自相关器对数据进行自相关操作，其输入端1、2与FFT模块的输出端3、4相连；自相关器输出端3、4与细定时处理单元的输入端口 1、2相连；细定时处理单元将暂存器的粗定时信息进行适合范围的拓展，对相关序列进行相位旋转，其输出端4、5与IFFT模块的输入端1、2相连；IFFT模块的输出端3、4与比较器的输入端1、2相连；比较器通过对累积能量并比较寻找峰值找到定时的准确位置，其输出端3与消息处理单元的输入端口 2相连；本地消息处理单元、第一数据缓存器、第二数据缓存器、第一移位寄存器、第二移位寄存器、第一互相关器、第二互相关器、粗定时处理单元、暂存器、自相关器、细定时处理单元、IFFT模块、比较器各输入端9脚与电源的输出端+V电压端连接，各输入端10脚与接地端连接，电源提供各个模块的工作电压，地端将各个模块接公共地端。 频率偏移估计单元包括数据缓存器、矩阵形成单元、暂存器、MUSIC算法处理单元、粗频偏存储器、寄存器、最大似然估计器、判决器；所述的数据缓存器的输入端与A/D采样得到的时域数据码流1、码流Q即A、B端口相连，数据缓存器的输出端3、4与矩阵形成单元的输入端口 1、2相连；矩阵形成单元将原始时域数据转化为矩阵形式，其输出端口 3与暂存器输入端1相连，矩阵形成单元的输出端4与最大似然估计器的输入端1相连；暂存器的输出端2与MUSIC算法处理单元的输入端1相连；MUSIC算法处理单元对形成的矩阵信息进行矩阵运算，得到多用户的相对粗频偏估计值，其输出端2与粗频偏存储器的输入端1相连；粗频偏存储器的输出端2与寄存器的输入端1相连；寄存器的输出端3与最大似然估计器的输入端口 2相连；最大似然估计器将得到矩阵形成单元的矩阵信息以寄存器中的频偏信
息进行适当范围的最大似然估计，并通过构造投影矩阵以寻求精确频偏的极值，其输出端3与判决器的输入端相连；判决器通过设置合适的门限得出当前次迭代的频偏估计值，以更
新寄存器内的数值，其输出端2与寄存器的输入端2相连；经若干次迭代后，判决器将符合门限频偏估计值送入消息处理单元，其输出端3与消息处理单元的输入端1相连；数据缓存
器、矩阵形成单元、暂存器、MUSIC算法处理单元、粗频偏存储器、寄存器、最大似然估计器、判决器各输入端9脚与电源的输出端+V电压端连接，各输入端IO脚与接地端连接，电源提
供各个模块的工作电压，地端将各个模块接公共地端。[0009] 本实用新型相比背景技术具有如下优点 1.本实用新型采用了测距定时估计单元4，先利用相位差的相对旋转得到不同用户的定时偏移，再通过时域补偿频域进行互相关的处理形式的两步上行测距，在保证精度的前提下，大大縮短了运算时间，节省了资源。 2.本实用新型还采用了频率偏移估计单元5，利用基于空间谱估计的参数谱估计 方法和基于最大似然的投影迭代方法相结合的快速估计方法，实现对0F匿信号的多参数 估计，同时兼顾了多用户联合频偏估计的收敛速度和精度。 3.本实用新型的主要部分采用大规模现场可编程器件制作，可以通过设置工作参 数以满足不同的应用场景需要，设备配置灵活，结构简单，成本低廉。
图1是本实用新型的电原理图； 图2是本实用新型测距定时估计单元4实施例的电原理图； 图3是本实用新型频率偏移估计单元5实施例的电原理图。
具体实施方式
参照图1至图3，本实用新型由循环前缀分离单元1、 FFT模块2、多用户数据分离 单元3、测距定时估计单元4、频率偏移估计单元5、消息处理单元6、电源26组成。图1是 本发明的电原理方框图，实施例按图1连接线路。其中循环前缀分离单元1的作用是对A/ D采样即A、B端口输出的信息码流1、信息码流Q的32点循环前缀进行分离，将分离循环前 缀后的I、 Q两路信号送入FFT模块2 ;FFT模块2的作用是对I、 Q两路时域信号进行1024 点的FFT变换；多用户数据分离单元3的作用是将不同用户的数据依据子带占有情况进行 分离，送入外部输出端口 C、D进行信道估计、均衡以及调制；频率偏移估计单元5的作用是 利用空间谱参数谱估计算法的代价函数，在整个子载波频率范围内进行较大频率间隔的粗 范围全域搜索，通过搜索局域最大峰值群，得出不同用户的频偏，通过粗频偏确定需要细化 频偏估计的范围，采用较小的频率范围和频率间隔进行参数估计，最终得出合适的频偏；测 距定时估计单元4的作用是克服不同用户由于远近效应引起的时延差，利用频域差分互相 关方法粗估计出不同用户的粗定时位置，以縮小搜索范围，再利用时域补偿频域互相关方 法估计出准确的定时位置，并在测距成功之后发送定时时标，使不同用户的信号大致同时 到达。循环前缀分离单元1、FFT模块2、多用户数据分离单元3、测距定时估计单元4、频率 偏移估计单元5、消息处理单元6均采用同一块美国Altera公司生产Stratix II系列FPGA 芯片制作。 本实用新型测距定时估计单元4由本地消息处理单元7、第一数据缓存器8-l、第 二数据缓存器8-2、第一移位寄存器9-l、第二移位寄存器9-2、第一互相关器10-1、第二互 相关器10-2、粗定时处理单元11、暂存器12、自相关器13、细定时处理单元14、 IFFT模块 15、比较器16组成。图2是本实用新型测距定时估计单元4的实施例电原理图，并按其连接 线路。本地消息处理单元7的作用是提供本地测距码字，第一数据缓存器8-1和第二数据 缓存器8-2的作用是对数据进行缓存处理；第一移位寄存器9-1和第二移位寄存器9-2的 作用是对数据进行右移一位的操作；第一互相关器10-1和第二互相关器10-2的作用是将 进入数据缓存器的数据和右移一位的数据进行互相关操作；粗定时处理单元11的作用是 对接收信号的互相关和本地序列的互相关信号再进行互相关操作，得到一组和定时位置有 关的相位信息，再通过查表得到粗定时估计；暂存器12的作用是暂存粗定时估计信息；自
6相关器13的作用是对原接收频域数据进行自相关操作；细定时处理单元14的作用是对自 相关序列进行时域相位补偿操作，相位依据粗定时估计数值扩展一定范围进行补偿；IFFT 模块的作用是进行IFFT变换，比较器15的作用是对数据进行能量累积及峰值比较操作，得 出细定时信息，最后将细定时信息送入消息处理单元6。本地消息处理单元7、第一数据缓 存器8-l、第二数据缓存器8-2、第一移位寄存器9-l、第二移位寄存器9-2、第一互相关器 10-1、第二互相关器10-2、粗定时处理单元11、暂存器12、自相关器13、细定时处理单元14、 IFFT模块15、比较器16均采用同一块美国Altera公司生产Stratix II系列FPGA芯片制 作。 频率偏移估计单元5由数据缓存器17、矩阵形成单元18、暂存器19、MUSIC算法处 理单元20、粗频偏存储器21、寄存器22、最大似然估计器23、判决器24组成。图3是本实 用新型频率偏移估计单元5实施例的电原理图，并按其连接线路。数据缓存器17接收I、 Q两路时域信号，并将其送入矩阵形成单元18 ;矩阵形成单元18的作用是对接收到的数据 进行处理，使其成为后面模块中需要用到提供数据形式；暂存器19的作用是对数据进行暂 存；MUSIC算法处理单元20的作用是利用空间参数谱估计算法通过搜索局域最大峰值群， 得出多用户频偏粗估计，送入粗频偏缓存器21进行数据缓存；寄存器22的作用是暂存粗 频偏估计的数据，并通过判决器24中的收敛结果完成对原有数据的更新；最大似然估计器 23的作用是对矩阵形式的时域接收数据通过构造投影矩阵，依据粗频偏估计扩展范围进行 最大似然估计；判决器24的作用是通过设定门限值的细频偏迭代值，并通过更新寄存器22 内迭代用的频偏值，并判决若满足合适阈值就将结果送至消息处理单元6。数据缓存器17、 矩阵形成单元18、暂存器19、 MUSIC算法处理单元20、粗频偏存储器21、寄存器22、最大似 然估计器23、判决器24均采用同一块美国Altera公司生产Stratix II系列FPGA芯片制 作。 本实用新型电源26提供各部件的直流工作电压，实施例采用市售通用集成稳压 直流电源块制作，其输出+V电压为+3. 3V、供电电流为1A。 本实用新型简要工作原理如下 对A/D采样的数据码流I、 Q中的循环前缀进行分离，然后经过FFT变换得到频域
数据，然后通过将该信息分为各个用户的信息，同时由测距定时估计单元对多用户的定时
情况进行估计，以克服不同用户由于远近效应引起的时延差，利用频域差分互相关方法粗
估计出不同用户的粗定时位置，以縮小搜索范围，再利用时域补偿频域互相关方法估计出
准确的定时位置，并在测距成功之后发送定时时标，使不同用户的信号大致同时到达，最后
将细定时信息送入消息控制单元，准备将该信息送入下行链路在用户端进行补偿处理；另
一方面，在频率偏移估计单元利用空间谱参数谱估计算法的代价函数，在整个子载波频率
范围内进行较大频率间隔的粗范围全域搜索，通过搜索局域最大峰值群，得出不同用户的
频偏，通过粗频偏确定需要细化频偏估计的范围，并采用较小的频率范围和频率间隔进行
参数估计，同样将频偏信息送入消息处理单元发送至用户端进行处理。 本实用新型安装结构如下 所有电路器件按图l至图3连接线路，通过一块美国Altera公司生产Stratix II 系列FPGA芯片实现，安装在一块长、宽分别为210X 180mm的印制板上，印制板上安装I路 信号输入端口 A、Q路信号输入端口 B的电缆插座、多路信号输出总线C至D、控制信息输出
7端口E，组装成本实用新型'
权利要求一种用于正交频分多址的同步装置，包括循环前缀分离单元(1)、FFT模块(2)、多用户数据分离单元(3)、消息处理单元(6)、电源(26)，其特征在于还包括测距定时估计单元(4)、频率偏移估计单元(5)；所述的循环前缀分离单元(1)的输入端口1、2分别与A/D采样输出的信息码流I、信息码流Q即A、B端口相连，其输出端口3、4分别与FFT模块(2)的输入端口1、2相连；FFT模块(2)的输出端口3、4分别与多用户数据分离器(3)的输入端口1、2以及测距定时估计单元(4)的输入端口1、2相连；多用户数据分离器(3)的输出端口3、4分别与外部输出端口C、D相连；频率偏移估计单元(5)的输入端口1、2分别与A/D采样输出的信息码流I、Q即A、B端口相连，由A/D输出直接得到时域数据，频率偏移估计单元(5)的输出端口3与消息处理单元(6)的输入端口1相连；测距定时估计单元(4)的输出端口3与消息处理单元(6)的输入端口2相连；消息处理单元(6)的输出端口3与外部输出端口E相连。
2. 根据权利要求1所述的一种用于正交频分多址的同步装置，其特征在于测距定时 估计单元(4)包括本地消息处理单元(7)、第一数据缓存器(8-l)、第二数据缓存器(8-2)、 第一移位寄存器(9-l)、第二移位寄存器(9-2)、第一互相关器(10-1)、第二互相关器 (10-2)、粗定时处理单元(11)、暂存器(12)、自相关器(13)、细定时处理单元(14)、IFFT模 块(15)、比较器(16)，所述的本地消息处理单元(7)的输入端口 l信息由上行同步控制信 息给出；第一数据缓存器(8-1)的输入端口 1、2与FFT模块(2)的输出端口 3、4相连，其输 出端口 3、4与第一移位寄存器(9-1)的输入端口 1、2相连，其输出端口 5、6与第一互相关 器(10-1)的输入端口 1、2相连；第一移位寄存器(9-1)的输出端口 3、4与第一互相关器 (10-1)的输入端口 3、4相连；第一互相关器(10-1)输出端口 5、6与粗定时处理单元(11) 输入端口 1、2相连；第二数据缓存器(8-2)的输入端1、2与本地消息处理单元(7)的输出 端口 2、3相连，得到本地训练序列信息码流I、码流Q ;第二数据缓存器(8-2)的输出端口 3、 4与第二移位寄存器(9-2)的输入端口 1、2相连，其输出端口 5、6与第二互相关器(10-2) 的输入端口 1、2相连；第二移位寄存器(9-2)的输出端口 3、4与第二互相关器(10-2)的输 入端口 3、4相连；第二互相关器(10-2)输出端口 5、6与粗定时处理单元(11)输入端口 3、 4相连；粗定时处理单元(11)输出端口 5与暂存器(12)输入端口 l相连；暂存器(12)的 输出端口 2与细定时处理单元(14)的输入端口 3相连；自相关器(13)输入端口 1、2分别 与FFT模块(2)的输出端口 3、4相连；自相关器(13)的输入端口 1、2与FFT模块(2)的输 出端口 3、4相连，其输出端口 3、4分别与细定时处理单元(14)的输入端口 1、2相连；细定 时处理单元(14)输出端口4、5与IFFT模块(15)的输入端口 1、2相连；IFFT模块(15)的 输出端口 3、4分别与比较器(16)的输入端口 1、2相连；比较器(16)输出端口 3与消息处 理单元(6)的输入端口 2相连。
3. 根据权利要求1所述的一种用于正交频分多址的同步装置，其特征还在于频率偏 移估计单元(5)包括数据缓存器(17)、矩阵形成单元(18)、暂存器(19)、 MUSIC算法处理 单元(20)、粗频偏存储器(21)、寄存器(22)、最大似然估计器(23)、判决器(24);所述数据 缓存器(17)的输入端口 1、2与A/D采样得到的时域数据码流I、码流Q即A、B端口相连， 其输出端口 3、4与矩阵形成单元(18)的输入端口 1、2相连；矩阵形成单元(18)输出端口 3与暂存器(19)输入端口 1相连，其输出端口 4与最大似然估计器(23)的输入端口 1相 连；暂存器(19)的输出端2与MUSIC算法处理单元(20)的输入端口 1相连；MUSIC算法处理单元(20)输出端口 2与粗频偏存储器(21)的输入端口 1相连；粗频偏存储器(21)的输 出端口 2与寄存器(22)的输入端口 1相连；寄存器(22)的输出端口 3与最大似然估计器 (23)的输入端口 2相连；最大似然估计器(23)输出端口 3与判决器(24)的输入端口 1相 连；判决器(24)输出端口 2与寄存器(22)的输入端口 2相连，其输出端口 3与消息处理单 元(6)的输入端口 l相连。
专利摘要本实用新型公开了一种用于正交频分多址的同步装置，它涉及多用户通信领域中正交频分多址系统接收机的多参数同步装置。它由循环前缀去除模块、定时及频偏同步单元、FFT变换模块、消息控制单元、多用户分离单元以及电源等部件组成。它采用数字信号处理技术，利用频域差分互相关和时域补偿频域互相关相结合的上行测距过程实现多用户定时，并利用基于空间谱估计的参数谱估计和基于最大似然的子空间拟合类期望最大衍生方法相结合的快速估计模块完成频偏估计。本实用新型还具有算法复杂度低、性能稳健、频偏搜索速度快、精度高等特点，特别适用于连续数据传输、通信监测、无线电信号侦察等领域多用户宽带传输系统中的同步参数估计。
文档编号H04L27/26GK201515391SQ200920254089
公开日2010年6月23日 申请日期2009年10月19日 优先权日2009年10月19日
发明者杜梦杰 申请人:中国电子科技集团公司第五十四研究所