处理器拓扑切换器的制作方法

文档序号:7738954阅读:372来源:国知局
专利名称:处理器拓扑切换器的制作方法
处理器拓扑切换器
背景技术
在本文中,出于说明性目的而描述相关技术。被标记为“现有技术”的相关技术(如果有的话)是公认的现有技术;没有被标记为“现有技术”的相关技术不是公认的现有技术。刀片通常是能够被安装在刀片壳体中的薄的模块。每个刀片都能够充当服务器, 因此刀片系统能够在紧凑的壳体中提供多个服务器。一些刀片系统提供结合的刀片以定义提供比能够由单个刀片提供的更多的计算能力的多刀片服务器。对于两个或更多个刀片充当一个而言,在刀片之间需要高速通信。一些刀片系统提供高速“跨接线”,所述高速“跨接线”提供高速刀片间处理器到处理器通信。通过手动地替换跨接线,能够改变刀片的结合。其它刀片系统具有刀片壳体,所述刀片壳体提供对刀片间路由选择的自动化控制,从而使得能够在无需手动地改变跨接线或其它部件的情况下改变结合布置。


图1是依照实施例的刀片系统的示意图。图2是图1的刀片系统的示意图,其示出了其能够呈现的两个不同的拓扑。图3是图1的刀片系统的刀片的示意图。图4是示出了本发明的两个不同的拓扑的示意图。图5是示出了图4的系统的切换器的细节的示意图。图6是能够在图1和4的系统的背景下实现的方法的流程图。
具体实施例方式在许多多处理器系统中,处理器能够通过系统总线与彼此进行通信。除此之外,一些处理器还具有被设计用于在成对的处理器之间更快速的点到点通信的端口。本发明提供将切换器耦合至这样的处理器端口,从而使得能够选择端口与其通信的处理器。在刀片和其它系统的背景下,这样的切换器能够提供在处理器通信拓扑之间,例如在8处理器并行拓扑与双4处理器拓扑之间的经济的自动化切换。因此,系统APl包括刀片壳体11,所述刀片壳体11被连接至包括带内网络13、带外网络15、以及存储阵列网络17的若干网络,如图1中所示出的那样。刀片壳体11能够容纳多达十六个刀片,示出了其中的四个B1-B4。每个刀片包括两个处理器、两个插口、两个切换器、切换控制器、以及点到点处理器间通信路径的全部或部分,如下表I中所指示的那样。
权利要求
1.一种系统,包括第一处理器,其具有用于对等处理器通信的第一个第一处理器端口 ;和第一到第二处理器通信通路的至少一部分,其用于引导所述通信从而使得它们在所述第一处理器与第二处理器之间;第一到第三处理器通信通路的至少一部分,其用于引导所述通信从而使得它们在所述第一处理器与第三处理器之间;以及第一切换器,其提供将所述通信从所述第一到第二处理器通信通路切换至所述第一到第三处理器通信通路,并且反之亦然。
2.如权利要求1中所述的系统,其中,所述第一切换器是光耦合至所述第一端口并且耦合至所述通信通路的光学切换器。
3.如权利要求1中所述的系统,其中,所述第一切换器是电耦合至所述第一端口并且光耦合至所述通信通路的电光切换器。
4.如权利要求1中所述的系统,其中,所述通信通路中的每一个包括一个双向通道。
5.如权利要求1中所述的系统,其中,所述通信通路中的每一个包括输出通道和输入通道。
6.如权利要求1中所述的系统,包括至少八个处理器,其包括所述第一、第二以及第三处理器; 至少八个切换器,其被耦合至所述八个处理器中的相应的处理器;以及一个或多个切换控制器,其用于控制所述切换器以便将所述各处理器可替换地布置为 8路并行两或三跳拓扑以及双4路一跳拓扑。
7.如权利要求1中所述的系统,进一步包括计算模块,所述模块包括所述第一处理器、 所述各切换器中的第一切换器、以及所述各通信通路中的每一个通信通路的至少部分。
8.如权利要求6中所述的系统,其中,所述模块不包括所述第二处理器并且不包括所述第三处理器。
9.如权利要求7中所述的系统,其中,所述模块包括第四处理器和第一到第四处理器通信通路,所述第四处理器具有耦合至所述第一到第四处理器通信通路的第一个第四处理器端口,所述第一处理器包括第二个第一处理器端口,其被耦合至用于在所述第一与第四处理器之间对等通信的所述第一到第四处理器通信通路。
10.如权利要求9中所述的系统,其中,所述第一到第四处理器通信通路是电的,并且所述第一到第三处理器通信通路和所述第一到第三处理器通信通路的所述部分是光学的。
11.如权利要求1中所述的系统,进一步包括 刀片壳体;安装在所述壳体中的至少四个刀片,所述刀片中的每一个包括至少两个处理器,所述第一、第二以及第三处理器处于所述各刀片中的不同的相应刀片中;处理器切换器,其包括分别耦合至所述处理器的所述第一处理器切换器; 其中所述处理器切换器能够被可替换地配置成定义8路并行处理器拓扑和双4路并行处理器拓扑。
12.如权利要求11中所述的系统,其中,所述处理器中的每一个具有至少三个对等处理器端口,所述三个中的至少一个被耦合至所述处理器切换器之一,所述8路并行处理器拓扑是2跳或3跳拓扑,所述4路并行处理器拓扑是一跳拓扑。
13.如权利要求12中所述的系统,其中,所述处理器中的每一个具有光耦合至所述切换器之一的一个光学对等端口和至少两个电对等端口。
14.如权利要求12中所述的系统,其中,所述切换器中的每一个是电耦合至其相应的处理器并且光耦合至至少两个光通信通路的电光切换器。
15.一种方法,包括改变切换器配置以改变处理器间通信拓扑;和经由所改变的切换器在处理器之间对等通信。
16.如权利要求15中所述的方法,其中,所述改变包括配置耦合至第一处理器并且选择性地耦合至分别耦合至第二和第三处理器的切换器的切换器。
17.如权利要求16中所述的方法,其中,所述配置包括在单个8路并行处理器通信拓扑与双4路并行处理器通信拓扑之间进行切换。
18.—种处理器,其包括提供与第一其它处理器的对等通信的至少第一光学端口。
19.如权利要求18中所述的处理器,其中,所述处理器包括提供与其它处理器的对等通信的多个光学端口。
20.如权利要求18中所述的处理器,其中,所述处理器还包括提供与第二其它处理器的对等通信的至少一个电端口。
全文摘要
第一处理器具有用于对等处理器通信的处理器端口。切换器提供将通信从所述第一处理器与第二处理器之间的通路切换至所述第一处理器与第三处理器之间的通路(并且反之亦然)。
文档编号H04L12/54GK102461088SQ200980159933
公开日2012年5月16日 申请日期2009年6月18日 优先权日2009年6月18日
发明者H. 凯辛 K., M. 克勒 L., 戈德施泰因 M. 申请人:惠普开发有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1