专利名称：一种时分双工射频拉远单元的制作方法
技术领域：
本发明涉及移动通信技术，特别是涉及一种时分双工射频拉远单元(TDD_RRU)。
背景技术：
目前的TDD_RRU能够对多频段的信号进行接收。对于多频段接收的情况，TDD_RRU 对于每个频段的信号分别进行接收和处理。也就是说，对于每一个频段的信号，TDD_RRU中 都存在一个完全独立的接收链路，分别由不同的模数转换器(ADC)进行模数转换。图1为现有TDD_RRU的结构示意图。该对多频段信号进行接收，如图1所示，以接 收信号包括时分双工(TDD)的三个频段为例，即A频段、B频段和C频段。在TDD_RRU中， A频段、B频段和C频段各使用一路独立的射频接收(RX)链路。因此，如图1所示，TDD_RRU 中包括:A频段链路11、B频段链路12和C频段链路13，其中每一条链路中均包含一个环 形器、一个放大器、一个射频滤波器、一个混频器、一个本振发生器、一个中频滤波器、一个 可调增益放大器和一个ADC，图中ADC均以A/D器件表示。并且，A频段链路11、B频段链 路12和C频段链路13采用的本振发生器生成的本振信号频率不同，将这三个本振发生器 记为本振发生器A、本振发生器B和本振发生器C。三个本振发生器各自根据所在链路对 应的信号频段，生成不同频率的本振信号，这三个频率使得A频段、B频段和C频段的射频 信号分别与本振发生器A、本振发生器B和本振发生器C生成的本振信号混频后，得到的三 个中频信号在经过ADC采样后均位于ADC器件的第一奈奎斯特(Nyquist)区的中心位置。 A频段链路11、B频段链路12和C频段链路13中各自的环形器分别接收发射链路A、发射 链路B和发射链路C的发射信号，经过多频段射频带通滤波器传送给天线。图2为现有TDD_RRU多频段接收的频率变换示意图。如图2所示，A频段射频信号 与本振发生器A生成的本振信号混频后，得到的中频信号A位于ADC的第二奈奎斯特区的 中心位置，ADC在模数转换过程中对中频信号A进行采样，经过采样过程，将中频信号A对 折到ADC的第一奈奎斯特区的中心位置；同样，对于B频段和C频段的射频信号，混频后的 中频信号B和中频信号C也位于ADC的第二奈奎斯特区的中心位置，经过采样过程，中频信 号B和中频信号C被对折到ADC的第一奈奎斯特区的中心位置。由此可见，在现有的多频段TDD_RRU中，不同频段的信号是被分别接收和处理的， 针对不同频率的信号，其射频及中频链路是相互独立的，这就导致TDD_RRU的设备体积大、 功耗大、成本高，并且由于TDD_RRU产品的复杂度高，因此可靠性低。
发明内容
本发明提供了一种TDD_RRU，使用该TDD_RRU能够减小设备的体积，降低功耗并且 降低成本。为达到上述目的，本发明的技术方案是这样实现的本发明公开了一种时分双工射频拉远单元TDD_RRU，包括天线、本振发生器、混 频器、模数转换器ADC和现场可编程门阵列FPGA ；
所述天线，用于接收多频段射频信号并传送给混频器；所述本振发生器，用于生成统一本振频率信号并传送给混频器，所述统一本振频 率是按照ADC的混叠原理，根据多频段射频信号的频段以及ADC的采样率得到的，能够使得 多频段射频信号与该统一本振频率信号混频得到的多个中频信号在经过ADC采样后位于 ADC的第一奈奎斯特区并且互不重叠；所述混频器，用于接收来自天线的多频段射频信号和来自本振发生器的统一本振 频率信号，根据统一本振频率信号对多频段射频信号进行混频，得到多个中频信号并传送 给 ADC ；所述ADC，用于接收来自混频器的多个中频信号，根据混叠原理对多个中频信号进 行采样，得到多个接收信号并传送给FPGA ；所述FPGA，用于接收来自ADC的多个接收信号，对每个接收信号中的频谱顺序进 行调整。所述本振发生器生成的统一本振频率是按照ADC的混叠原理根据多频段射频信 号的频段以及ADC的采样率按照下式计算得到的(LO-fl)-fs = fs-(L0-f2)其中，LO表示统一本振频率，f 1与f2分别表示多频段射频信号中的经过ADC采样 变换到第一奈奎斯特区后相邻的两个频段的相邻边界在混频之前的频率，fs表示ADC的采样率。所述多频段射频信号包括第一频段、第二频段和第三频段；所述第一射频频 段为最低频率为1880MHz，最高频率为1910MHz ；所述第二射频频段为最低频率为 2010MHz，最高频率为2025MHz ；所述第三射频频段为最低频率为2320MHz，最高频率为 2345MHz ；所述ADC的采样率为184. 32MSPS ；则所述本振发生器生成的本振信号频率为2129. 32MHz。所述ADC根据混叠原理对多个中频信号进行采样时，对于第二奈奎斯特区中的中 频信号，以采样率的一半处的直线为对称线，将该信号对折到第一奈奎斯特区；对于第三奈 奎斯特区中的中频信号，将该信号平移到第一奈亏斯特区，在第一奈亏斯特区中得到多个 接收信号。所述FPGA通过将对应的中频信号处于第二奈奎斯特区的接收信号进行频谱反转 将每个接收信号中的频谱调整为正确顺序。该TDD_RRU进一步包括放大器，连接天线与混频器，用于对多频段射频信号进行增益放大。该TDD_RRU进一步包括可调增益放大器，连接混频器与ADC，用于对多个中频信号进行增益调整。该TDD_RRU进一步包括第一多频段射频滤波器，连接天线与放大器，用于对多频段射频信号进行滤波；第二多频段射频滤波器，连接放大器与混频器，用于对多频段射频信号进行滤 波；中频滤波器，连接混频器与可调增益放大器，用于对多个中频信号进行滤波。
所述第一多频段射频滤波器为多频段射频带通滤波器；所述第二多频段射频滤波器多频段射频带通滤波器；所述中频滤波器为中频带通滤波器。该TDD_RRU进一步包括环形器，连接第一多频段射频滤波器与放大器，用于将接 收的多频段射频信号传送给放大器，并且将来自多条发射链路的射频发射信号分别发送给 第一多频段射频滤波器；所述第一多频段射频滤波器，进一步用于对来自环形器的多条发射链路的射频发 射信号进行滤波后传送给天线；所述天线，进一步用于将来自第一多频段射频滤波器的多条发射链路的射频发射 信号发射到TDD_RRU外部。由以上发明内容可见，本发明公开的TDD_RRU中只包括一路接收链路，该接收链 路包括天线、本振发生器、混频器、ADC和FPGA。其中，天线接收多频段射频信号，按照ADC 的混叠特性根据多频段射频信号的频段以及ADC的采样率设计统一本振频率，利用ADC自 身的混叠特性，使得多频段射频信号与统一本振频率信号混频得到的中频信号在经过ADC 采样后得到的多个接收信号均位于ADC的第一奈奎斯特区并且互不重叠，然后FPGA再将每 个接收信号中的频谱顺序进行调整，从而完成了采用同一条接收链路对多频段的射频信号 进行接收和处理，因为不需要像现有的TDD_RRU那样针对每一个频段都单独设计一条接收 链路，因此减小了 TDD_RRU的设备体积，降低了功耗并且降低了成本，通过降低TDD_RRU的 设备内部结构的复杂度，提高了其可靠性。
图1为现有TDD_RRU的结构示意图；图2为现有TDD_RRU多频段接收的频率变换示意图；图3为本发明实施例的TDD_RRU的结构示意图；图4为本发明实施例的TDD_RRU多频段接收的频率变换示意图。
具体实施例方式为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对 本发明进行详细描述。本发明的基本思想是在TDD_RRU中只采用一条链路对多频段的射频信号进行接 收和处理，按照ADC的混叠原理，根据各个射频信号的频段以及ADC的采样率计算统一本振 频率，使得接收到的多频段信号与该统一本振频率混频得到的多个中频信号在经过ADC采 样后位于ADC的第一奈奎斯特区并且互不重叠。以下举出一个具体实例对采用上述基本思想设计的TDD_RRU进行介绍。图3为 本发明实施例的TDD_RRU的结构示意图。如图3所示，本发明实施例的TDD_RRU至少包 括天线301、混频器306、本振发生器307、模数转换器(ADC) 310和现场可编程门阵列 (FPGA)311，还可以包括第一多频段射频滤波器302、环形器303、放大器304、第二多频段 射频滤波器305、中频滤波器308和可调增益放大器309。在一个本发明实施例的TDD_RRU 中，上述各种元件均只包含一个。
天线301接收多频段射频信号，将多频段射频信号传送给第一多频段射频滤波器
302。上述多频段射频信号为时分双工信号，天线301在一个时隙内只接收一个频段的信号。第一多频段射频滤波器302对多频段射频信号进行滤波，以降低信号中的噪声， 因此，一个较佳的实施方式是，第一多频段射频滤波器302采用多频段射频带通滤波器。第 一多频段射频滤波器302对多频段射频信号进行滤波后将多频段射频信号传送给环形器
303。环形器303将接收的多频段射频信号传送给放大器304，并且将来自多条发射链 路的射频发射信号分别经第一多频段射频滤波器302发送给天线301。进一步地，第一多 频段射频滤波器302对多条发射链路的射频发射信号进行滤波后传送给天线301 ；天线301 将多条发射链路的射频发射信号发射到TDD_RRU外部。所述多条发射链路可以包括发射 链路A、发射链路B和发射链路C。放大器304对多频段射频信号进行增益放大后传送给第二多频段射频滤波器
305。一种较佳的实施方式是，放大器304采用低噪声放大器。第二多频段射频滤波器305再次对多频段射频信号进行滤波，以降低信号中的噪 声，并将滤波后的多频段射频信号传送给混频器306。相比于现有的TDD_RRU，现有的TDD_ RRU中每一条链路中混频前的射频滤波器均为针对该链路接收频段的射频滤波器，而在本 发明实施例的TDD_RRU中，由于采用同一条链路接收多频段的射频信号，因此相应位置的 射频滤波器需要采用多频段射频滤波器，即图3中所示的第二多频段射频滤波器305。与第 一多频段射频滤波器302相同，第二多频段射频滤波器305也采用多频段射频带通滤波器。在TDD_RRU中不包含第一多频段射频滤波器302、环形器303、放大器304和第二 多频段射频滤波器305的情况下，天线301直接将接收的多频段射频信号传送给混频器
306。本振发生器307生成统一本振频率信号并传送给混频器306。混频器306接收来自第二多频段射频滤波器305的多频段射频信号和来自本振发 生器307的统一本振频率信号，根据统一本振频率信号对多频段射频信号进行混频，得到 多个中频信号并传送给中频滤波器308。中频滤波器308对多个中频信号进行滤波，以降低信号中的噪声，并将滤波后的 多个中频信号传送给可调增益放大器309。一种较佳的实施方式是，该中频滤波器308采用 中频带通滤波器。可调增益放大器309对来自中频滤波器308的多个中频信号进行增益调整后传送 给ADC 310。在TDD_RRU中不包含中频滤波器308和可调增益放大器309的情况下，混频器306 直接将多个中频信号传送给ADC 310。ADC310接收来自混频器306的多个中频信号，根据混叠原理对多个中频信号进行 采样，得到多个接收信号并传送给FPGA 311。目前的常规技术制造的ADC这一器件本身具有混叠特性，其采样过程符合混叠原 理。ADC混叠特性的具体表现为高于采样率一半的频率成分将被重建成低于采样频率一 半的信号，因此，以采样率一半为一个奈奎斯特区，ADC在采样过程中，对于位于第二奈奎斯特区的信号，以采样率的一半处的直线为对称线进行对折，将其对折到第一奈奎斯特区中； 对于位于第三奈奎斯特区的信号，将其平移到第一奈奎斯特区中的相应位置。在本发明实施例的TDD_RRU就利用ADC器件的上述混叠特性。通过选择特定的统 一本振频率的数值，使得多频段射频信号与该统一本振频率信号混频得到的多个中频信号 在经过ADC采样后位于ADC的第一奈奎斯特区并且互不重叠，从而实现采用同一条链路完 成多频段射频信号的接收和处理过程。图4为本发明实施例的TDD_RRU多频段接收的频率变换示意图。参见图4，图中 fs表示ADC的采样率，第一频段即A频段的射频信号经过混频后得到的中频信号位于第二 奈奎斯特区，在ADC采样时，根据ADC自身的混叠特性，对于位于第二奈奎斯特区的信号，以 采样率的一半处的直线为对称线进行对折，将第一频段的中频信号对折到第一奈奎斯特区 中。第二频段即B频段以及第三频段即C频段的射频信号经过混频后得到的中频信号均位 于第三奈奎斯特区，根据ADC自身的混叠特性，对于位于第三奈奎斯特区的信号，将其平移 到第一奈奎斯特区中的相应位置。为保证进入第一奈奎斯特区的三个频段的信号互不重 叠，就需要各频段的信号在混频后落入第二及第三奈奎斯特区中的合适位置，这就需要在 混频过程选定合适的统一本振频率。因此，本发明实施例的TDD_RRU中，本振发生器307生成的统一本振频率是按照 ADC的混叠原理，根据多频段射频信号的频段以及ADC的采样率计算得到的，能够使得多频 段射频信号与该统一本振频率信号混频得到的多个中频信号在经过ADC采样后位于ADC的 第一奈奎斯特区并且互不重叠。根据多频段射频信号的频段以及ADC的采样率计算统一本振频率时，要保证各个 频段变换到第一奈奎斯特区后互不交叠，也就是要使得变换到第一奈奎斯特区后的各频段 信号的相邻边界之间具有空隙或者边界频率恰好相同。具体过程如下。以fs表示ADC的采样率，以fl与f2分别表示多频段射频信号中的经过ADC采样 变换到第一奈奎斯特区后相邻的两个频段的相邻边界在混频之前的频率，以LO表示统一 本振频率，则LO可以根据下式计算得到(LO-fl)-fs = fs-(L0-f2)以现有TDD标准中规定的三个频段为例对统一本振频率的计算予以说明。在现有的TDD标准中，规定了 TDD_RRU多频段接收对应的三个频段，分别为第一频段最低频率为1880MHz，最高频率为1910MHz ；第二频段最低频率为2010MHz，最高频率为2025MHz ；第三频段最低频率为2320MHz，最高频率为2345MHz。对于ADC的采样率，以最常用的184. 32MSPS为例。则LO的计算可以采用第一频段与第二频段的数值进行，或者采用第一频段与第 三频段的数值进行。采用第一频段与第二频段数值计算LO的具体方法为在此情况下，经过ADC采样变换到第一奈奎斯特区后相邻的两个频段为第一频段 与第二频段，它们在第一奈奎斯特区中具有相邻的两条边界，这两条边界在混频之前为第 一频段的最低频率和第二频段的最低频率。以Π1表示多频段射频信号的第一频段的最低 频率，f21表示多频段射频信号的第二频段的最低频率，则此情况下计算式表示为 其中，方程左侧代表第一频段的最低频率1880MHz变换到第一奈奎斯特区的频 率；方程右侧代表第二频段的最低频率2010MHz变换到第一奈奎斯特区的频率，这两项相 等，则代表第一频段和第二频段信号在第一奈奎斯特区的频率没有重叠，从而达到共用一 个接收通道的目的。采用第一频段与第三频段数值计算LO的具体方法如下。在此情况下，经过ADC采样变换到第一奈奎斯特区后相邻的两个频段为第一频段 与第三频段，它们在第一奈奎斯特区中具有相邻的两条边界，这两条边界在混频之前为第 一频段的最高频率和第三频段的最高频率。以Hh表示多频段射频信号的第一频段的最高 频率，f3h表示多频段射频信号的第三频段的最高频率，，则此情况下计算式表示为(LO-flh)-fs = fs-(L0-f3h)具体的计算过程与采用第一频段与第二频段数值计算LO时的原理相同，在此不 再赘述。在采用现有的TDD标准中规定的三个频段进行多频段接收的实例中，表1为多频 段信号频率表，各个频段的射频信号、中频信号以及变换到第一奈奎斯特区中的信号的频 率如表1所示。表1多频段信号频率表
RF频段LO频率IF频段混叠频段第一频段188019102129.32249.32219.326535第二频段201020252129.32119.32104.326580第三频段232023452129.32190.68215.686.3631.36 表1中RF频段表示射频频段，IF频段表示中频频段，混叠频段表示信号变换到第 一奈奎斯特区中所处的频段。根据表1可以看出，三个频段的信号变换到第一奈奎斯特区 中之后互不交叠，因此能够成功完成信号接收处理。FPGA 311接收来自ADC 310的多个接收信号，将每个接收信号中的频谱调整为正 确顺序。由于ADC 310在采样过程中，对于第二奈奎斯特区中的信号进行了对折处理，因 此对折处理后的信号频谱与对折前的信号频谱顺序相反，FPGA 311收到的接收信号为对折 处理后的信号，需要将该接收信号中的频谱调整为正确顺序，具体的做法是，FPGA 311在进 行直接数字控制(DDC)时，将对应的中频信号处于第二奈奎斯特区的接收信号进行频谱反 转。频谱反转后的接收信号与中频信号的频谱顺序相同，因此成功完成了多频段射频信号 采用同一条接收链路进行接收处理。由以上具体实施方式
可见，由于按照ADC的混叠特性根据多频段射频信号的频段 以及ADC的采样率设计统一本振频率，利用ADC自身的混叠特性，使得多频段射频信号与 统一本振频率信号混频得到的中频信号在经过ADC采样后得到的多个接收信号均位于ADC 的第一奈奎斯特区并且互不重叠，然后FPGA再将每个接收信号中的频谱顺序进行调整，从
9而完成对多频段的射频信号的接收，因而本发明的TDD_RRU中只需要包括一条接收链路即 可成功完成对多频段的射频信号的接收，减少了接收通道的数量，并将本振的数量由多个 减少为一个，而不需要像现有的TDD_RRU那样针对每一个频段都单独设计一条接收链路， 因此减小了 TDD_RRU的设备体积，降低了功耗和成本，并且由于减少了 TDD_RRU中的器件数 量，使得TDD_RRU的设备内部结构的复杂度降低，因此提高了其可靠性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
权利要求
一种时分双工射频拉远单元TDD_RRU，其特征在于，包括天线、本振发生器、混频器、模数转换器ADC和现场可编程门阵列FPGA；所述天线，用于接收多频段射频信号并传送给混频器；所述本振发生器，用于生成统一本振频率信号并传送给混频器，所述统一本振频率是按照ADC的混叠原理，根据多频段射频信号的频段以及ADC的采样率得到的，能够使得多频段射频信号与该统一本振频率信号混频得到的多个中频信号在经过ADC采样后位于ADC的第一奈奎斯特区并且互不重叠；所述混频器，用于接收来自天线的多频段射频信号和来自本振发生器的统一本振频率信号，根据统一本振频率信号对多频段射频信号进行混频，得到多个中频信号并传送给ADC；所述ADC，用于接收来自混频器的多个中频信号，根据混叠原理对多个中频信号进行采样，得到多个接收信号并传送给FPGA；所述FPGA，用于接收来自ADC的多个接收信号，对每个接收信号中的频谱顺序进行调整。
2.根据权利要求1所述的TDD_RRU，其特征在于，所述本振发生器生成的统一本振频率是按照ADC的混叠原理根据多频段射频信号的 频段以及ADC的采样率按照下式计算得到的 (LO-fl)-fs = fs-(L0-f2)其中，LO表示统一本振频率，fl与f2分别表示多频段射频信号中的经过ADC采样变 换到第一奈奎斯特区后相邻的两个频段的相邻边界在混频之前的频率，fs表示ADC的采样率。
3.根据权利要求2所述的TDD_RRU，其特征在于，所述多频段射频信号包括第一频段、第二频段和第三频段；所述第一射频频段为最 低频率为1880MHz，最高频率为1910MHz ；所述第二射频频段为最低频率为2010MHz，最高 频率为2025MHz ；所述第三射频频段为最低频率为2320MHz，最高频率为2345MHz ； 所述ADC的采样率为184. 32MSPS ； 则所述本振发生器生成的本振信号频率为2129. 32MHz。
4.根据权利要求1所述的TDD_RRU，其特征在于，所述ADC根据混叠原理对多个中频信号进行采样时，对于第二奈奎斯特区中的中频信 号，以采样率的一半处的直线为对称线，将该信号对折到第一奈奎斯特区；对于第三奈奎斯 特区中的中频信号，将该信号平移到第一奈亏斯特区，在第一奈亏斯特区中得到多个接收 信号。
5.根据权利要求1所述的TDD_RRU，其特征在于，所述FPGA通过将对应的中频信号处于第二奈奎斯特区的接收信号进行频谱反转将每 个接收信号中的频谱调整为正确顺序。
6.根据权利要求1所述的TDD_RRU，其特征在于，该TDD_RRU进一步包括 放大器，连接天线与混频器，用于对多频段射频信号进行增益放大。
7.根据权利要求6所述的TDD_RRU，其特征在于，该TDD_RRU进一步包括 可调增益放大器，连接混频器与ADC，用于对多个中频信号进行增益调整。2
8.根据权利要求7所述的TDD_RRU，其特征在于，该TDD_RRU进一步包括 第一多频段射频滤波器，连接天线与放大器，用于对多频段射频信号进行滤波； 第二多频段射频滤波器，连接放大器与混频器，用于对多频段射频信号进行滤波； 中频滤波器，连接混频器与可调增益放大器，用于对多个中频信号进行滤波。
9.根据权利要求8所述的TDD_RRU，其特征在于， 所述第一多频段射频滤波器为多频段射频带通滤波器； 所述第二多频段射频滤波器多频段射频带通滤波器； 所述中频滤波器为中频带通滤波器。
10.根据权利要求8所述的TDD_RRU，其特征在于，该TDD_RRU进一步包括环形器，连接第一多频段射频滤波器与放大器，用于将接收的 多频段射频信号传送给放大器，并且将来自多条发射链路的射频发射信号分别发送给第一 多频段射频滤波器；所述第一多频段射频滤波器，进一步用于对来自环形器的多条发射链路的射频发射信 号进行滤波后传送给天线；所述天线，进一步用于将来自第一多频段射频滤波器的多条发射链路的射频发射信号 发射到TDD_RRU外部。
全文摘要
本发明公开了一种TDD_RRU，其中只包括一路接收链路，该接收链路包括天线、本振发生器、混频器、ADC和FPGA，天线接收多频段射频信号，本振发生器生成的统一本振频率是按照ADC的混叠原理，根据多频段射频信号的频段以及ADC的采样率得到的，多频段射频信号与统一本振频率信号混频得到的多个中频信号在经过ADC采样后得到多个接收信号，多个接收信号均位于ADC的第一奈奎斯特区并且互不重叠，FPGA对每个接收信号中的频谱进行顺序调整。采用本发明的TDD_RRU，能够减小设备的体积，降低功耗并且降低成本。
文档编号H04W88/08GK101888688SQ20101014738
公开日2010年11月17日 申请日期2010年4月15日 优先权日2010年4月15日
发明者柴旭荣, 王忠勇, 苗英 申请人:新邮通信设备有限公司