专利名称：译码设备及其实现方法
技术领域：
本发明涉及芯片架构设计技术，尤其涉及一种译码设备及其实现方法。
背景技术：
宽带码分多址(Wideband Code Division Multiple Access, WCDMA)上行基带处 理芯片应用于基站产品，完成上行接入信道和专用信道的搜索、解调和译码，需要长时间高 负荷运行，应用场景多，对可靠性要求高，同时需要支持一定的功能和性能升级，这就使得 可靠性和灵活性成为芯片架构设计中考虑的重点。译码模块是WCDMA上行基带处理芯片中 的重要功能模块，其功能点多，实现复杂。对于译码模块的实现，现有技术中有全硬件实现方案和全软件实现方案。其中，全 硬件实现方案是指译码模块的全部功能均由硬件实现，各硬件需要的配置信息及对各业务 的调度信息是固定配置在各硬件中的，各硬件之间的逻辑关系也是相对固定的。全软件实 现方案是指译码模块的全部功能均由软件实现。发明人在实现本发明的过程中，发现现有技术至少存在如下问题全硬件实现方 案的可靠性差，灵活性差。全软件实现方案时延性能不佳，限制了处理能力。
发明内容
本发明实施例是提供一种译码设备及其实现方法，用以解决现有技术中全硬件实 现方案及全软件实现方案引起的问题。本发明实施例提供了 一种译码设备，包括由软件实现的软件模块，用于执行如下项中的至少一项产生对硬件的调度指令、 产生对硬件的复位指令、接收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是 硬件不对其进行译码处理而由软件进行译码处理的数据；由硬件实现的译码逻辑模块，用于接收解调后的数据，并根据所述软件模块执行 的操作，对接收的数据进行译码处理。本发明实施例提供了一种译码设备的实现方法，包括由软件执行如下项中的至少一项产生对硬件的调度指令、产生对硬件的复位指 令、接收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是硬件不对其进行译码 处理而由软件进行译码处理的数据；由硬件接收解调后的数据，并根据软件执行的操作，对接收的数据进行译码处理。由上述技术方案可知，本发明实施例的译码设备及其实现方法，通过软硬件结合 的方式，由硬件进行译码处理，由软件进行译码相关信息的调度、复位等处理，可以增强灵 活性及可靠性，可以提高时延性能，因而避免了现有技术中全硬件方案及全软件方案引起 的问题，实现了较优的性能。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领 域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的 附图。图1为本发明第一实施例的设备的结构示意图；图2为本发明第二实施例的设备的结构示意图；图3为本发明第三实施例的设备的结构示意图；图4为本发明第四实施例的软件模块执行的调度处理流程示意图；图5为本发明第四实施例的软件模块执行的调度处理流程示意图；图6为本发明第六实施例的软件模块执行的功能流程示意图；图7为本发明第七实施例的方法的流程示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1为本发明第一实施例的设备的结构示意图，包括译码逻辑模块11和软件模块 12，其中，译码逻辑模块11由硬件实现，用于接收解调后(例如，解调模块输出)的数据，并 根据所述软件模块执行的操作，对接收的数据进行译码处理；软件模块12由软件实现，用 于执行如下项中的至少一项产生对硬件的调度指令、产生对硬件的复位指令、接收并处理 硬件输出的旁路数据，其中，旁路数据为经过硬件但是硬件不对其进行译码处理而由软件 进行译码处理的数据。具体地，译码逻辑模块11可以采用现有全硬件方案来实现，以WCDMA上行基带处 理芯片为例，该译码逻辑模块11可以实现25. 212协议译码的全过程，支持R99信道和R6信 道。对于R99信道，完成去物理信道映射，去二次交织，去物理信道分割，去传输信道复用， 去速率匹配，去无线帧分割，去一次交织，去无线帧均衡，信道译码，去编码块分割/去传输 块级联，去循环校验(Cyclic Redundancy Check, CRC)校验，去CRC结果/CRC判决/传输 信道的BER组包输出。对于R6信道，完成去物理信道映射，去交织，去物理信道分割，去速率 匹配混合自动重传请求(Hybrid Automatic Repeat Request, HARQ)重传合并，信道译码， 去编码块分割，去CRC校验，去CRC结果/CRC判决/传输信道的BER组包输出。本实施例通过软硬件结合的方式，由硬件进行译码处理，由软件进行译码相关信 息的调度、复位等处理，可以增强灵活性及可靠性，可以提高时延性能，因而避免了现有技 术中全硬件方案及全软件方案引起的问题，实现了较优的性能。图2为本发明第二实施例的设备的结构示意图，包括译码逻辑模块和软件模块。 译码逻辑模块可以划分为解调译码接口单元和译码处理单元，其中，解调译码接口单元为 与译码设备的前级设备(即解调模块)的接口部分，译码处理单元为具体地进行译码的部分。具体地，解调译码接口单元可以包括解调帧接收单元201、解调帧参数上报单元202，解调帧接收单元201用于接收解调后的数据；解调帧参数上报单元202用于上报接收 的数据的参数信息，其中，参数信息为数据自身的与译码逻辑相关的控制信息，例如，数据 的长度、数据的地址等。软件模块可以由数字信号处理器(Digital Signal Processor,DSP)实现，该DSP 可以包括配置单元203，配置单元203进行用于根据所述参数信息生成配置信息。其中，配 置信息为用于指导译码处理的信息，可以为优先级调度信息，在不同的应用场景下，配置单 元203可以根据各上报的数据的参数信息为各数据对应的业务配置不同的优先级，并优先 调度处理优先级高的业务数据。之后，译码处理单元用于根据所述配置信息对接收的数据进行译码处理。其中，为了使相应功能模块可以独立进行处理，译码处理单元可以分为译码前级 单元和译码后级单元。配置单元203可以分别对应译码前级单元和译码后级单元生成对应 的配置信息，以便前后级独立管理。具体地，对于译码前级单元，可以按照编码合成传输信 道(Coded Composite Transport Channel, CCTrCH)进行配置，对于译码后级单元，可以按 照译码块进行配置，对于不同的译码方式，可以各按照两套配置资源，以乒乓方式(Pi/Pa) 进行配置。以21. 215协议的译码功能为例，该译码过程主要包括去二次交织、去速率匹配、 包括VITERBI译码和TURBO译码的译码过程、比特误差率(Bit Error Rate, BER)计算、去 CRC处理、传输信道的组包输出等。对于R99信道还可以包括R99去一次交织，对于R6信道 还可以包括R6重传处理。上述译码流程的相应模块可以如下部署解调译码接口单元还包括去二次交织单元204 ；译码前级单元包括去速率匹配单 元205、用于选择R99信道或R6信道的信道选择单元206、R6重传处理单元207。为了支持大数据量处理，可以将译码前级单元和/或译码后级单元处理后的数据 存储在片外双速率存储器(Double Data Rate, DDR)中，之后，由另一方从片外DDR中读取 数据。为了解决模块间速率不匹配的问题，还可以包括一些缓存单元，例如，解调译码接 口单元还包括与去二次交织单元204电性连接的解调帧缓存单元208，译码前级单元还包 括输出DDR缓存单元209及DDR输入缓存单元210。译码后级单元包括用于选择R99信道或R6信道的信道选择单元211、R99去一次 交织单元212、VITERBI译码器213、TURBO译码器214、BER计算单元215、去CRC处理部分 和译码后级输出管理部分。其中，去CRC处理部分可以具体包括用于对VITERBI译码器输出的数据进行去CRC 处理的PLVA4216、用于选择R99信道、R610ms信道和R62ms信道的信道选择单元217、用于 对TURBO译码器输出的R99信道数据进行去CRC处理的去CRC处理单元218，用于对TURBO 译码器输出的R610ms信道数据进行去CRC处理的去CRC处理单元219和用于对TURBO译 码器输出的R62ms信道数据进行去CRC处理的去CRC处理单元220。译码后级输出管理部分可以具体包括对应于VITERBI译码(即R99卷积)输出的 传输信道TB块缓存单元221、对应于R99TURB0译码输出的传输信道TB块缓存单元222、对 应于R610ms TURBO译码输出的传输信道TB块缓存单元223和对应于R62ms TURBO译码输出的传输信道TB块缓存单元224。同样，译码后级单元也可以进一步包括一些缓存模块，例如，包括DDR输入缓存单 元225、VITERBI译码器输入缓存单元226、TURBO译码器输入缓存单元227。可以理解的是，对于上述模块的划分可以根据情况放在不同的部分，例如，可以将 去二次交织功能由该设备的前级的解调模块来完成，因此，本实施例的解调译码接口单元 中也可以不包含去二次交织单元。又例如，R99去一次交织单元也可以从上述位于译码后 级单元替换为位于译码前级单元中。本实施例由硬件将接收的数据的参数信息发送给软件，由软件生成配置信息，可 以实现对业务的灵活调度。本实施例对于一些运算量大、实现复杂、处理时延长的子模块，例如，去速率匹配、 VITERBI译码、TURBO译码等，仍旧用硬件实现，充分利用硬件处理速度快的优势，提高时延 性能。本实施例的译码逻辑模块采用前后级分开调度的方式，相互独立，可以降低异常 造成的损失。在第二实施例的基础上，为了提高可扩展性，译码逻辑模块中可以包括旁路输出 单元和/或旁路输入单元，旁路输出单元用于将译码逻辑模块中产生的数据作为旁路数据 输出，旁路输入单元用于接收外界输入的旁路数据，并对输入的旁路数据进行处理。下面以 旁路输出单元和旁路输入单元为旁路线为例，具体如下图3为本发明第三实施例的设备的结构示意图，其在第二实施例的基础上增加了 旁路线，例如，在译码前级单元中包括DCH旁路输出线31及输出DSP缓存单元32。将数据 输出给软件模块，其中，软件模块中还可以包括处理单元33，处理单元33用于对所述旁路 数据进行处理，因此可以将一些硬件不能实现的功能由软件模块实现，增强扩展性能。又例如，在译码前级单元中去速率匹配单元后增加去速率匹配旁路输出线34，该 旁路数据同样可以通过输出DSP缓存单元32输出给软件模块，扩展功能。另外，在译码后级单元中也可以增加一些旁路输出线，例如，增加VITERBI译码旁 路输出线35和/或TURBO译码旁路输出线36。上述是增加了旁路输出，同样也可以增加旁路输入，例如，在译码后级单元中增加 译码块旁路输入线37，其数据来源可以为。增加旁路输入后可以对应增加缓存单元，例如， 增加VITERBI译码器旁路输入缓存单元38和TURBO译码器旁路输入缓存单元39。本实施例可以实现旁路功能，旁路功能的引入使得芯片可扩展性提升，延长了芯 片的使用寿命，扩大了应用范围。本发明实施例中软件模块可以按照如下方式进行调度处理图4为本发明第四实施例的软件模块执行的调度处理流程示意图，本实施例中， 调度处理可以分为无线帧处理任务、译码任务和译码后任务，为了支持强占调度机制，其中 译码任务包括R99CC译码任务、R99TC译码任务和R6译码任务。具体如下步骤41 当接收到译码逻辑模块上报的数据的参数信息后，启动数据面驱动，对 应的程序语言为IDLE。步骤42 开始控制信息处理和逻辑启动任务，对应的程序语言为TASK RDFProc。步骤43 接收到译码逻辑模块完成去速率匹配之后产生的去速率匹配完成中断指令。之后，根据应用场景执行步骤44-46中的一项。步骤44 配置R99CC译码任务，对应的程序语言为TASK_R99(XDec。步骤45 配置R99TC译码任务，对应的程序语言为TASK_R99TCDec。步骤46 配置R6译码任务，对应的程序语言为TASK_R6Dec。软件模块在配置译码任务时，会将相应的配置信息发送给译码逻辑模块，以便 译码逻辑模块中对应的译码器执行译码功能。其中，R99CC译码任务对应的译码功能由 VITERBI译码器实现，R99TC译码任务和R6译码任务对应的译码功能由TURBO译码器实现。在译码逻辑模块完成对应的译码功能后，软件模块接收对应的译码完成中断，即 当上述执行步骤44后，下面执行步骤47，当上述执行步骤45后，下面执行步骤48，当上述 执行步骤46后，下面执行步骤48 步骤47 接收到CC译码完成中断指令，对应的程序语言为HWI_CCDecISR。步骤48 接收到TC译码完成中断指令，对应的程序语言为HWI_TCDecISR。步骤49 配置译码后任务，对应的程序语言为TASK_AftDeCProC。更为具体的流程处理可以参见图5，图5为本发明第四实施例的软件模块执行的 调度处理流程示意图，其中，实线表示数据流流向，虚线表示参数流流向，点线表示信号量 流向。并列的项是指根据场景需求可以配置选择之一的内容，例如，可以配置R99CC控制信 息回读队列、R99TC控制信息回读队列、R610ms控制信息回读队列或R62ms控制信息回读队 列，后续对应执行并列项中的一项。本实施例通过对译码任务进行配置，可以根据不同的场景，对不同的业务配置不 同的优先级，使得硬件对优先级高的业务优先处理，实现对不同场景需求的支持。通过上述软硬件结合的方式，不仅可以实现由软件对硬件进行调度，还可以对硬 件发生异常时，对硬件进行复位操作。具体为，软件模块中包括复位单元，复位单元用于在 检测到所述译码逻辑模块出现故障时，向所述译码逻辑模块发送用于指示进行复位操作的 复位指令。其中，当译码逻辑模块采用译码前级单元和译码后级单元独立设置时，复位单元 可以对译码前级单元和译码后级单元分别进行独立控制。图6为本发明第六实施例的软件模块执行的功能流程示意图，包括步骤61-62 与步骤41-42对应相同。步骤63:判断是否接收到去速率匹配完成中断指令，若是，执行步骤64，否则，执 行步骤68。步骤64 配置译码任务，例如，配置步骤44-46中的一项。步骤65:判断是否接收到译码完成中断指令，若是，执行步骤66，否则，执行步骤 67。步骤66 配置译码后任务。步骤67 向译码后级单元发送复位指令，以使译码后级单元中的模块完成复位操作。步骤68 向译码前级单元发送复位指令，以使译码前级单元中的模块完成复位操作。本实施例实现硬件逻辑发生异常时，可由软件指示进行复位，提高可靠性。可以支 持前后级独立复位，降低了复位带来的影响。
图7为本发明第七实施例的方法的流程示意图，包括步骤71 由软件执行如下项中的至少一项产生对硬件的调度指令、产生对硬件 的复位指令、接收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是硬件不对其 进行译码处理而由软件进行译码处理的数据；步骤72 由硬件接收解调后的数据，并根据软件执行的操作，对接收的数据进行 译码处理。本实施例通过软硬件结合的方式，由硬件进行译码处理，由软件进行译码相关信 息的调度、复位等处理，可以增强灵活性及可靠性，可以提高时延性能，因而避免了现有技 术中全硬件方案及全软件方案引起的问题，实现了较优的性能。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序 在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者 光盘等各种可以存储程序代码的介质。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
一种译码设备，其特征在于，包括由软件实现的软件模块，用于执行如下项中的至少一项产生对硬件的调度指令、产生对硬件的复位指令、接收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是硬件不对其进行译码处理而由软件进行译码处理的数据；由硬件实现的译码逻辑模块，用于接收解调后的数据，并根据所述软件模块执行的操作，对接收的数据进行译码处理。
2.根据权利要求1所述的设备，其特征在于，所述译码逻辑模块包括 解调帧接收模块，用于接收解调后的数据；解调帧参数上报模块，用于上报接收的数据的参数信息，所述参数信息为数据自身的 与译码逻辑相关的控制信息；所述软件模块包括配置单元，用于根据所述参数信息生成配置信息，所述配置信息为 用于指导译码处理的信息；所述译码逻辑模块包括译码处理单元，所述译码处理单元用于根据所述配置信息对接 收的数据进行译码处理。
3.根据权利要求1所述的设备，其特征在于，所述译码逻辑模块包括 旁路输出单元，用于将所述译码逻辑模块中产生的数据作为旁路数据输出； 所述软件模块还包括处理单元，用于对所述旁路数据进行处理。
4.根据权利要求1所述的设备，其特征在于，所述译码逻辑模块包括旁路输入单元， 用于接收外界输入的旁路数据，并对输入的旁路数据进行处理。
5.根据权利要求1所述的设备，其特征在于，所述软件模块包括复位单元，用于在检 测到所述译码逻辑模块出现故障时，向所述译码逻辑模块发送用于指示进行复位操作的复 位指令。
6.根据权利要求1所述的设备，其特征在于，所述译码逻辑模块包括译码前级单元和译码后级单元，所述软件模块分别与所述译码前级单元和译码后级单 元电性连接，以便对所述译码前级单元和译码后级单元分别进行控制。
7.根据权利要求6所述的设备，其特征在于，所述译码前级单元和译码后级单元通过 片外DDR进行数据传输。
8.—种译码设备的实现方法，其特征在于，包括由软件执行如下项中的至少一项产生对硬件的调度指令、产生对硬件的复位指令、接 收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是硬件不对其进行译码处理而 由软件进行译码处理的数据；由硬件接收解调后的数据，并根据软件执行的操作，对接收的数据进行译码处理。
9.根据权利要求8所述的方法，其特征在于，在接收解调后的数据后，所述方法还包 括由硬件向软件上报接收的数据的参数信息，所述参数信息为数据自身的与译码逻辑相 关的控制信息；所述软件根据所述参数信息生成配置信息，所述硬件根据所述配置信息对接收的数据 进行译码处理，所述配置信息为用于指导译码处理的信息。
10.根据权利要求8所述的方法，其特征在于，还包括所述硬件将产生的数据作为旁 路数据传输给所述软件，所述软件对所述旁路数据进行处理。
11.根据权利要求8所述的方法，其特征在于，还包括所述软件接收外界输入的旁路 数据，并对输入的旁路数据进行处理。
12.根据权利要求8所述的方法，其特征在于，还包括所述软件在检测到所述硬件出 现故障时，向所述硬件发送用于指示进行复位操作的复位指令。
13.根据权利要求8所述的方法，其特征在于，当所述硬件分为译码前级单元和译码后 级单元时，所述软件对应与所述译码前级单元和译码后级单元分别进行控制。
14.根据权利要求13所述的方法，其特征在于，所述译码前级单元和译码后级单元通 过片外DDR进行数据传输。
全文摘要
本发明提供一种译码设备及其实现方法。该译码设备由软件实现的软件模块，用于执行如下项中的至少一项产生对硬件的调度指令、产生对硬件的复位指令、接收并处理硬件输出的旁路数据，所述旁路数据为经过硬件但是硬件不对其进行译码处理而由软件进行译码处理的数据；由硬件实现的译码逻辑模块，用于接收解调后的数据，并根据所述软件模块执行的操作，对接收的数据进行译码处理。本发明实施例通过软硬件结合的方式，可以避免单纯硬件或软件实现译码功能时产生的问题。
文档编号H04L1/00GK101902300SQ20101024042
公开日2010年12月1日 申请日期2010年7月27日 优先权日2010年7月27日
发明者周赟, 庄健 申请人:华为技术有限公司