专利名称：一种实现块交织的方法、装置及发射机的制作方法
技术领域：
本发明属于数字通信领域，特别涉及一种实现块交织的方法、装置及发射机。
背景技术：
受传播环境的影响，无线信道是一个高误码率的信道，虽然信道编码产生的冗余 可以部分消除误码的影响，可是在信道的深衰落周期，将产生较长时间的连续误码，对于这 类误码，信道编码的纠错功能就无能为力了。交织技术就是为了抵抗这种持续时间较长的 突发性误码而设计的。交织技术把原本顺序的比特流按一定规律打乱后再送入信道，接收 端再按相应的规律将接收到的数据恢复成原来的顺序。这样一来，连续的错误就变成了随 机差错，通过信道解码，就可以恢复出正确的数据。块交织是交织技术中一种简单而有效的交织方式，广泛应用于各种通信系统中， 如WCDMA、TD-SCDMA等。块交织的基本原理是把编码序列逐行输入特定大小的矩阵交织器 中，然后执行列间置换，最后逐列读出矩阵交织器的内容，输出序列即为块交织的结果。矩 阵交织器的大小可定义为RXC，其中，R为交织矩阵的行数又称交织深度，C为交织矩阵的 列数又称交织宽度。根据调制方式的不同，输入的编码序列在执行交织之前会被分割为一 个或多个编码块，这些编码块在不同的矩阵交织器中独立交织，最后它们的输出被合并为 一个编码序列。在同一调制方式下，不同编码块对应的交织器具有相同的交织深度和交织 宽度。下面以TD-SCDMA系统为例，说明在不同调制方式下的交织处理过程。TD-SCDMA系统中，高速分组接入(HSPA)信道进行交织处理的列间置换模式见表
1。设编码序列长度为N，将输入序列顺序标记为Sl、s2, s3、s4, s5, S6........sN，交织后的
输出序列顺序标记为Vp V2, V3> V4, V5^V6........vN。由表1可知，矩阵交织器的交织宽度
(即列数)为30，所以交织器的交织深度R(即行数)为N除以30，如果不能整除则向上取
iF. ο
列数列间置换模式30<0, 20, 10, 5, 15, 25, 3, 13, 23，8, 18, 28, 1, 11, 21, 6, 16, 26, 4, 14, 24, 19, 9, 29, 12, 2, 7’ 22, 27, 17〉表 1QPSK调制方式下，交织处理的过程如图1所示。下面详细描述QPSK调制方式下的交织处理过程1、将输入编码序列逐行填入尺寸为RX30的矩阵中(此处的R为N除以30，如果
不能整除则向上取整)，先填入第O行第0列、第0行第1列......第0行第29列，再填入
第1行第0列、第1行第1列......第1行第29列，......，直到所有N个编码序列都填
入到矩阵；如果N除以30的余数为m，且m不为0，那么在最后一行的最末尾填入30_m个无
4效比特数据；2、对矩阵按表1进行列间置换，第0列保持不变，将第20列置换到第1列，将第10 列置换到第2列，......，将第17列置换到第29列；3、将数据从置换后的矩阵中按列读出，先读取第0行第0列、第1行第0列、第2
行第0列........再读取第0行第1列、第1行第1列、第2行第1列........直到矩阵中
的数据全部读出，如果读取数据时遇到无效数据，则跳过该无效数据读取下一个，数据全部 读出后完成交织。16QAM调制方式下，交织处理的过程如图2所示下面详细描述16QAM调制方式下的交织过程1、将输入编码序列逐行填入两个RX 30矩阵中(此处的R为N/2除以30，如果不
能整除则向上取整)，把Sl、S2, S5、S6........sN_3、sN_2填入第一矩阵交织器，把S3、S4, S7,
S8........sN_i、Sn填入第二矩阵交织器，每个矩阵的填入方法如上文QPSK所述；2、分别对上述两个矩阵按表1进行列间置换；3、将数据从置换后的两个矩阵中按列间隔读出，先读取第一矩阵交织器的第0行 第0列和第1行第0列，再读取第二矩阵交织器的第0行第0列和第1行第0列，接着读取 第一矩阵交织器的第2行第0列和第3行第0列，然后再读取第二矩阵交织器的第2行第 0列和第3行第0列，......，直到两个矩阵中的数据全部读出，完成交织。现有技术提供了多种实现块交织的方法，其中的一种方法为借助顺序交换器、左 右循环移位器以及多个双口存储器，实现块交织。这种方法可以对较大矩阵交织器实现多 路数据的并行计算，处理速度较快。但该方法不能够很好的支持在多种调制方式下的交织 处理，因为在不同调制方式下，可能会存在多个矩阵交织器，如果每个交织器都引入一套该 方法所列装置，那么整个交织处理装置的面积将会过于庞大。而且多个矩阵交织器的输出 也应该执行相应的顺序处理，这样也会增加交织处理装置的面积。
发明内容
本发明所要解决的技术问题是提供一种实现块交织的方法、装置及发射机，以支 持多种调制方式下的交织处理，从而降低交织处理装置的面积，提高处理速度。为解决上述技术问题，本发明提供技术方案如下一种实现块交织的方法，包括如下步骤A、根据调制方式确定需要将编码序列分割成编码块的数目M以及分割方式，其 中，M为大于0的整数；B、根据所述分割方式，将第一存储器中存储的编码序列分割成M个编码块，并分 别将所述M个编码块存储到第二存储器的相应地址空间中，其中，所述第二存储器包括M个 地址空间，每个地址空间对应一个编码块，每个地址空间的宽度为交织矩阵宽度，深度为交 织矩阵深度；C、根据交织矩阵的列间置换模式以及所述分割方式，按列从所述第二存储器的M 个地址空间中取出数据，经组装后按行存储到所述第一存储器中。上述的方法，其中，所述第一存储器的宽度为交织矩阵宽度，深度为交织矩阵深度 的M倍，所述步骤B具体包括
5
逐行从所述第一存储器中读出数据；每读出M行数据，根据所述分割方式将这M行数据分割成M组数据；分别将这M组数据存储到所述第二存储器的相应地址空间中。上述的方法，其中，所述步骤C具体包括根据所述分割方式产生读取顺序；根据所述读取顺序从所述第二存储器的相应地址空间中读出数据；每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特位的数据；每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据后按行存储 到所述第一存储器中。上述的方法，步骤C中，在根据所述列间置换模式从这行数据中取出相应比特位 的数据时，如果相应比特位的数据为无效比特数据，则丢弃该数据。上述的方法，其中，所述第二存储器为双口存储器。一种实现块交织的装置，包括调制方式控制模块，用于根据调制方式确定需要将编码序列分割成编码块的数目 M以及分割方式，其中，M为大于0的整数；第一存储器，用于存储交织前和交织后的编码序列；第二存储器，包括M个地址空间，每个地址空间对应一个编码块，每个地址空间的 宽度为交织矩阵宽度，深度为交织矩阵深度；数据分割模块，用于根据所述分割方式，将所述第一存储器中存储的编码序列分 割成M个编码块，并分别将所述M个编码块存储到所述第二存储器的相应地址空间中；数据组装模块，用于根据交织矩阵的列间置换模式以及所述分割方式，按列从所 述第二存储器的M个地址空间中取出数据，经组装后按行存储到所述第一存储器中。上述的装置，其中，所述第一存储器的宽度为交织矩阵宽度，深度为交织矩阵深度 的M倍，所述数据分割模块具体用于逐行从所述第一存储器中读出数据；每读出M行数据，根据所述分割方式将这M行数据分割成M组数据；分别将这M组数据存储到所述第二存储器的相应地址空间中。上述的装置，其中，所述数据组装模块具体用于根据所述分割方式产生读取顺序；根据所述读取顺序从所述第二存储器的相应地址空间中读出数据；每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特位的数据；每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据后按行存储 到所述第一存储器中。上述的装置，其中所述数据组装模块在根据所述列间置换模式从这行数据中取 出相应比特位的数据时，如果相应比特位的数据为无效比特数据，则丢弃该数据。上述的装置，其中所述第二存储器为双口存储器。一种发射机，其中，包括上述的实现块交织的装置。本发明根据调制方式的不同对编码序列进行分割，并将一个或多个交织器的输入 数据存放到同一个存储器中，然后从所述存储器中读取数据并进行组装，实现了在不同调制方式下对一个或多个交织器的并行处理，从而降低了交织处理装置的面积，提高了处理速度。
图1为现有技术在QPSK调制方式下交织处理过程示意图；图2为现有技术在16QAM调制方式下交织处理过程示意图；图3为本发明实施例的实现块交织的方法流程图；图4为本发明实施例的实现块交织的装置结构图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对 本发明进行详细描述。参照图3，本发明实施例的实现块交织的方法，包括如下步骤步骤301 根据调制方式确定需要将编码序列分割成编码块的数目M以及分割方 式，其中，M为大于0的整数；根据调制方式的不同，输入的编码序列在执行交织之前会被分割为一个或多个 (包括两个)编码块。例如，对于QPSK调制方式，M= 1，则所述分割方式为“不进行分割”， 即，直接将该编码序列作为一个编码块；对于16QAM调制方式，M= 2，即，将编码序列分割为 两个编码块。在M = 2时，可以采用如图2所示的分割方式从编码序列的第1、2个数据开始， 每间隔2个数据取出2个数据，将取出的数据作为第一编码块，将剩余的数据作为第二编码
坎，即，付 S1A s2> s5> s6>.......SN-3、SN-2 作为第一编码块，将 S3、S4、S7、Sg........Sn_i、Sn I ρ
为第二编码块(以下称之为分割方式一)。当然，在M = 2时，也可以采用其他的分割方式，例如，从编码序列的第1个数据开 始，每间隔1个数据取出1个数据，将取出的数据作为第一编码块，将剩余的数据作为第二
编码块，即 ，付 sI > S3、S5、S7、.......SN_3、sN-I 作为第一编码块，将 s2> s4> s6> Sg>.......SN_2>
SN作为第二编码块(以下称之为分割方式二)。步骤302 根据所述分割方式，将第一存储器中存储的编码序列分割成M个编码 块，并分别将所述M个编码块存储到第二存储器的相应地址空间中；优选地，所述第一存储器的宽度为交织矩阵宽度，深度为交织矩阵深度的M倍。所 述第二存储器包括M个地址空间，每个地址空间对应一个编码块，每个地址空间的宽度为 交织矩阵宽度，深度为交织矩阵深度。在以下的描述中，均假设交织矩阵宽度为30。以下给出步骤302的一种具体实现，包括步骤Sll 逐行从所述第一存储器中读出数据；第一存储器中存储有按行写入的编码序列，本步骤中，每次读出一行30个数据。步骤S12 每读出M行数据，根据所述分割方式将这M行数据分割成M组数据；步骤S13 分别将这M组数据存储到所述第二存储器的相应地址空间中。如前所述，在M = 1时，不进行分割，直接将读出的每行数据按顺序存储到第二存 储器中(此种情形下，第二存储器只包括一个地址空间，对应于一个编码块)，这样，将第一
7存储器中存储的数据读完后，第一存储器中的所有数据被作为一个编码块存储到了第二存 储器中。在M = 2时，每读出2行数据，则将这2行数据分割成2组数据。例如，对于读出
的第1、2行数据Sl、s2, s3、S4........s59, S6。，按照分割方式一进行分割得到2组数据，第
一组数据为:Si> S2> s5、s6、.......s57、S58 ；第二组数据为S3、S4> s7、S8、.......S59> S60O 如
果按照分割方式二，则得到的第一组数据为Sl、S3、S5、S7........s57、s59 ；得到的第二组数
据为82、84、86、88......然后，将第一组数据存储到第二存储器的第一地址空间，将第二组数据存储到第 二存储器的第二地址空间(此种情形下，第二存储器包括两个地址空间，每个地址空间对 应于一个编码块)。对于读出的第3、4行数据，执行类似的处理，依次类推，直到将第一存储器中存储 的数据读完，最后的结果是第一存储器中的数据被分割成了两个编码块，并分别存储到了 第二存储器中相应的地址空间中。步骤303 根据交织矩阵的列间置换模式以及所述分割方式，按列从所述第二存 储器的M个地址空间中取出数据，经组装后按行存储到所述第一存储器中。根据块交织的实现原理，从交织矩阵中读取数据的方式为“按列读取”，对应于本 发明，则是首先从第二存储器中按行读出数据，然后，对于读出的每行数据，根据交织矩阵 的列间置换模式取出相应位置处的一比特数据，每取出第一存储器宽度数目的数据后，将 这些数据顺序拼接为一组数据后按行存储到所述第一存储器中。同样，根据块交织的实现原理，对交织矩阵的行的读取顺序是与分割方式对应的， 因此，在本步骤中，从第二存储器中读取数据的顺序也是根据所述分割方式来确定。以下给出步骤303的一种具体实现，包括步骤S21 根据所述分割方式产生读取顺序；例如，在M = 1时，分割方式为“不进行分割”，则对应的读取顺序为步骤302中将 数据组写入到第二存储器的顺序，即第二存储器的地址顺序。在M = 2时，按照分割方式一产生的读取顺序为第一地址空间的第1行、第2行， 第二地址空间的第1行、第2行，第一地址空间的第3行、第4行，第二地址空间的第3行、
第4行，......，第一地址空间的第R-I行、第R行，第二地址空间的第R-I行、第R行，其
中，R为每个地址空间的深度，即交织矩阵深度。在M = 2时，按照分割方式二产生的读取顺序为第一地址空间的第1行，第二地
址空间的第1行，第一地址空间的第2行，第二地址空间的第2行，......，第一地址空间的
第R-I行，第二地址空间的第R-I行，第一地址空间的第R行，第二地址空间的第R行。步骤S22 根据所述读取顺序从所述第二存储器的相应地址空间中读出数据；步骤S23 每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特 位的数据；例如，根据表1所示的列间置换模式，某行数据第一次被读取出时，取出这行数据 的第0比特数据，第二次被读取出时，取出这行数据的第20比特数据，第三次被读取出时， 取出这行数据的第10比特数据，......，第30次被读取出时，取出这行数据的第17比特数据。
步骤S24 每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据 后按行存储到所述第一存储器中。例如，第一存储器宽度为30时，每读取30行数据，则会取出30个数据，将这30个 数据顺序拼接为一组数据后，存储到第一存储器的一行中(即，一个地址中)。上述步骤S22 S24是反复执行的，直到第二存储器中的所有数据都被取出，并存 储到了第一存储器中。也就是说，第二存储器中的每行数据都会被读取30次(因为每读一 次只取出其中的1比特数据)。另外，在步骤S23中，在根据所述列间置换模式从这行数据中取出相应比特位的 数据时，如果相应比特位的数据为无效比特数据，则丢弃该数据。优选地，所述第二存储器为双口存储器。第二存储器采用双口存储器时，能够加快读取数据的速度。其中，当仅有一个编码 块时，一个时钟周期同时取出这一编码块同一列的两个比特数据；当存在多个编码块时，一 个时钟周期同时取出两个不同编码块相同列的各自一个比特数据。以下介绍实现上述方法的装置。参照图4，本发明实施例的实现块交织的装置，包括调制方式控制模块10，用于根据调制方式确定需要将编码序列分割成编码块的数 目M以及分割方式，其中，M为大于0的整数；第一存储器20，用于存储交织前和交织后的编码序列；第二存储器30，包括M个地址空间，每个地址空间对应一个编码块，每个地址空间 的宽度为交织矩阵宽度，深度为交织矩阵深度；数据分割模块40，用于根据所述分割方式，将所述第一存储器20中存储的编码序 列分割成M个编码块，并分别将所述M个编码块存储到所述第二存储器30的相应地址空间 中；数据组装模块50，用于根据交织矩阵的列间置换模式以及所述分割方式，按列从 所述第二存储器的M个地址空间中取出数据后按行存储到所述第一存储器中。优选地，所述第一存储器的宽度为交织矩阵宽度，深度为交织矩阵深度的M倍，此 种情况下，所述数据分割模块40的工作流程为逐行从所述第一存储器20中读出数据；每读出M行数据，根据所述分割方式将这M行数据分割成M组数据；分别将这M组数据存储到所述第二存储器30的相应地址空间中。所述数据组装模块50的工作流程为根据所述分割方式产生读取顺序；根据所述读取顺序从所述第二存储器30的相应地址空间中读出数据；每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特位的数据；每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据后按行存储 到所述第一存储器20中。其中，数据组装模块50在根据所述列间置换模式从这行数据中取出相应比特位 的数据时，如果相应比特位的数据为无效比特数据，则丢弃该数据。优选地，所述第二存储器30为双口存储器。
9
下面针对TD-SCDMA系统的HSPA信道在QPSK调制方式下，说明上述技术方案的一 个应用实例，在该应用实例中，假设单口存储器的宽度为30。如上文所述，QPSK调制方式下编码序列将被输入到一个RX 30的矩阵交织器进行
交织处理，设输入编码序列表示为Sl、S2, s3、s4, s5, S6........sN，交织后的输出序列表示
为Vl、v2、v3、v4、v5、V6........vN。根据矩阵交织器的尺寸，本发明双口存储器的尺寸可设
为RX 30，30为每一个地址所能存放的比特数，R为存储器的地址个数，这些地址被划分为 A(I)，A(2)，......，A(R)。本发明的工作过程如下第一步数据分割。通过本发明中的数据分割模块将第一存储器(单口存储器)中存储的
编码序列按行存放于第二存储器(双口存储器)中。先将Sl、S2........s3Q放入A(I)地
址，再将S31、S32........S60放入A⑵地址，......，直到全部数据放入双口存储器。详细
存放格式见下表A(I)
S1S2S3S30A(2)
S31S32S33S60......A(R) 表2第二步执行交织处理，这时启动数据组装模块，数据的组装过程如下数据组装模块产生读取顺序先产生A(I)和A(2)，接着产生A(3)和 A (4)，......，最后，如果R为偶数，产生A (R-I)和A (R)，否则只产生A (R)；根据所述读取顺序从双口存储器中读出数据，先读出地址A(I)和A(2)的2行数 据，根据表1所示的列间置换模式，分别取出这两行数据的第0比特数据；然后读出地址 A(3)和A(4)的2行数据，根据表1所示的列间置换模式，分别取出这两行数据的第0比特
数据；......；读出地址A(29)和A(30)的2行数据，根据表1所示的列间置换模式，分别取
出这两行数据的第0比特数据；至此，共取出了 30比特的数据，将这30比特数据顺序拼接 为一行数据后存储到单口存储器中；然后，继续按照所述读取顺序读出数据，并根据表1所示的列间置换模式取出每 行数据的相应比特位的数据，每取出单口存储器宽度数目(本例中为30比特)的数据，就 将这30比特数据顺序拼接为一行数据后存储到单口存储器中；
在上述过程中，读出了地址A(R)的数据后，再重新从地址A(I)开始读数据，直到 每个地址都被读取了 30次，这时，双口存储器中的所有比特位的数据均被取出。并且，某个 地址的数据第η次被读出时，需要根据表1所示的列间置换模式确定需要取出的是哪一比 特位的数据，例如，第2次被读出，则取出第20比特的数据，第3次被读出，则取出第10比 特的数据，......；第30次被读出，则取出第17比特的数据。至此，输出到单口存储器的数据即为交织结果。上述取数过程中，如果取出的数据 为无效比特数据，则直接丢弃该数据。下面针对TD-SCDMA系统的HSPA信道在16QAM调制方式下，说明上述技术方案的 一个应用实例，在该应用实例中，假设单口存储器的宽度为30。如上文所述，16QAM调制方式下编码序列将被输入到两个RX30的矩阵交织器进
行交织处理，设输入编码序列表示为Si、S2、S3、S4, S5、S6........sN,交织后的输出序列表示
为Vl、v2、v3、v4、V5、V6........vN。根据矩阵交织器的尺寸，本发明双口存储器的尺寸可设
为2RX 30，30为每一个地址所能存放的比特数，2R为存储器的地址个数。其中，前R个地址 空间被分为A(I)，A(2)，...，A(R)，存放第一个矩阵交织器的数据，后R个地址空间被分为 A(R+1)，A(R+2)，· · ·，A(2R)，存放第二个矩阵交织器的数据。本发明的工作过程如下第一步数据分割。通过本发明中的数据分割模块将第一存储器(单口存储器)中编码序 列分割为两个编码块，并将这两个编码块分别按行存放于第二存储器(双口存储器)中。先
d 寸 S]_、S2 Λ Sg > Sg .......Λ S 58
放入A(I)地址，再将
S3、S^、S7、Sg .......Λ SgQ 放入A(R+1)地
址，......，直到全部数据放入双口存储器。详细存放格式见下表 ......A(2R)
S(2E-2) X30+3S(2E-2) X30+4S (2E-2) X 30+7S(2E-2) X 30+60表3第二步执行交织处理，这时启动数据组装模块，数据的组装过程如下数据组装模块产生读取顺序A(1)和A⑵，A(R+1)和A(R+2)，A(3)和A(4)， A (R+3)禾Π A (R+4)，......，A (R-I)禾Π A (R), A (2R-1)禾Π A (2R)；根据所述读取顺序从双口存储器中读出数据，先读出地址A(I)和A(2)的2行数 据，根据表1所示的列间置换模式，分别取出这两行数据的第0比特数据；然后读出地址 A(R+1)和A(R+2)的2行数据，根据表1所示的列间置换模式，分别取出这两行数据的第0
比特数据；......；读出地址A(R+14)和A(R+15)的2行数据，根据表1所示的列间置换模
式，分别取出这两行数据的第0比特数据；至此，共取出了 30比特的数据，将这30比特数据 顺序拼接为一行数据后存储到单口存储器中；然后，继续按照所述读取顺序读出数据，并根据表1所示的列间置换模式取出每 行数据的相应比特位的数据，每取出单口存储器宽度数目(本例中为30比特)的数据，就 将这30比特数据顺序拼接为一行数据后存储到单口存储器中；在上述过程中，读出了地址A(2R)的数据后，再重新从地址A(I)开始读数据，直到 每个地址都被读取了 30次，这时，双口存储器中的所有比特位的数据均被取出。并且，某个 地址的数据第η次被读出时，需要根据表1所示的列间置换模式确定需要取出的是哪一比 特位的数据，例如，第2次被读出，则取出第20比特的数据，第3次被读出，则取出第10比 特的数据，......；第30次被读出，则取出第17比特的数据。至此，输出到单口存储器的数据即为交织结果。上述取数过程中，如果取出的数据 为无效比特数据，则直接丢弃该数据。综上所述，本发明根据调制方式的不同对编码序列进行分割，并将一个或多个交 织器的输入数据存放到同一个存储器中，然后从所述存储器中读取数据并进行组装，实现 了在不同调制方式下对一个或多个交织器的并行处理，从而降低了交织处理装置的面积， 提高了处理速度。最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，本领域 的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本 发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
权利要求
一种实现块交织的方法，其特征在于，包括如下步骤A、根据调制方式确定需要将编码序列分割成编码块的数目M以及分割方式，其中，M为大于0的整数；B、根据所述分割方式，将第一存储器中存储的编码序列分割成M个编码块，并分别将所述M个编码块存储到第二存储器的相应地址空间中，其中，所述第二存储器包括M个地址空间，每个地址空间对应一个编码块，每个地址空间的宽度为交织矩阵宽度，深度为交织矩阵深度；C、根据交织矩阵的列间置换模式以及所述分割方式，按列从所述第二存储器的M个地址空间中取出数据，经组装后按行存储到所述第一存储器中。
2.如权利要求1所述的方法，其特征在于，所述第一存储器的宽度为交织矩阵宽度，深 度为交织矩阵深度的M倍，所述步骤B具体包括逐行从所述第一存储器中读出数据；每读出M行数据，根据所述分割方式将这M行数据分割成M组数据； 分别将这M组数据存储到所述第二存储器的相应地址空间中。
3.如权利要求1所述的方法，其特征在于，所述步骤C具体包括 根据所述分割方式产生读取顺序；根据所述读取顺序从所述第二存储器的相应地址空间中读出数据； 每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特位的数据； 每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据后按行存储到所 述第一存储器中。
4.如权利要求3所述的方法，其特征在于步骤C中，在根据所述列间置换模式从这行数据中取出相应比特位的数据时，如果相 应比特位的数据为无效比特数据，则丢弃该数据。
5.如权利要求1所述的方法，其特征在于 所述第二存储器为双口存储器。
6.一种实现块交织的装置，其特征在于，包括调制方式控制模块，用于根据调制方式确定需要将编码序列分割成编码块的数目M以 及分割方式，其中，M为大于0的整数；第一存储器，用于存储交织前和交织后的编码序列；第二存储器，包括M个地址空间，每个地址空间对应一个编码块，每个地址空间的宽度 为交织矩阵宽度，深度为交织矩阵深度；数据分割模块，用于根据所述分割方式，将所述第一存储器中存储的编码序列分割成M 个编码块，并分别将所述M个编码块存储到所述第二存储器的相应地址空间中；数据组装模块，用于根据交织矩阵的列间置换模式以及所述分割方式，按列从所述第 二存储器的M个地址空间中取出数据，经组装后按行存储到所述第一存储器中。
7.如权利要求6所述的装置，其特征在于，所述第一存储器的宽度为交织矩阵宽度，深 度为交织矩阵深度的M倍，所述数据分割模块具体用于逐行从所述第一存储器中读出数据；每读出M行数据，根据所述分割方式将这M行数据分割成M组数据；分别将这M组数据存储到所述第二存储器的相应地址空间中。
8.如权利要求6所述的装置，其特征在于，所述数据组装模块具体用于 根据所述分割方式产生读取顺序；根据所述读取顺序从所述第二存储器的相应地址空间中读出数据； 每读出一行数据，根据所述列间置换模式从这行数据中取出相应比特位的数据； 每取出第一存储器宽度数目的数据，将这些数据顺序拼接为一组数据后按行存储到所 述第一存储器中。
9.如权利要求8所述的装置，其特征在于所述数据组装模块在根据所述列间置换模式从这行数据中取出相应比特位的数据时， 如果相应比特位的数据为无效比特数据，则丢弃该数据。
10.如权利要求6所述的装置，其特征在于 所述第二存储器为双口存储器。
11.一种发射机，其特征在于包括如权利要求6至10中任一项所述的实现块交织的装置。
全文摘要
本发明提供一种实现块交织的方法、装置及发射机。所述方法包括如下步骤A、根据调制方式确定需要将编码序列分割成编码块的数目M以及分割方式；B、根据所述分割方式，将第一存储器中存储的编码序列分割成M个编码块，并分别将所述M个编码块存储到第二存储器的相应地址空间中；C、根据交织矩阵的列间置换模式以及所述分割方式，按列从所述第二存储器的M个地址空间中取出数据后按行存储到所述第一存储器中。本发明能够支持多种调制方式下的交织处理，从而降低了交织处理装置的面积，提高了处理速度。
文档编号H04B1/04GK101924608SQ201010270460
公开日2010年12月22日 申请日期2010年9月1日 优先权日2010年9月1日
发明者唐良冬 申请人:北京天碁科技有限公司