专利名称：一种高清固态延时器的制作方法
技术领域：
本实用新型涉及数字视音频图像处理技术领域，更具体地讲，涉及一种高清固态 延时器，对高清SDI视频信号(支持嵌入SDI信号)进行延时处理的设备。
背景技术：
随着电视事业迅猛，电视台在节目播出中现场直播形式正在越来越多的广泛应 用。出于安全直播的需要，现在电视台的直播节目普遍采用了 一种可延迟节目的视音频信 号的设备-延时器。延时器的出现从技术角度控制了非法信号和不适于播出的信号播放。 利用延时播出，是一种最安全、最简单的解决方法。纯硬件方式的固态延时器的工作原理其实非常简单，即让直播节目在预定开始播 出时间前提前若干时间就开始录制并将其存储在延时器中(建立延时)，到预定开始播出 时间时播出延时器中预存的内容(播出延时)，其实现的延时量是短暂的几秒，十几秒，同 时播出延时器继续录制直播节目，从而在延时和播出延时之间建立了一个时间差，称之为 延时时间。节目播出人员可以在延时时间内将不适合播出的内容进行剪切等操作，从而保 证了节目的安全和连贯播出。现有的固态延时器延时时间短，最长的延时时间在60秒，且不能实现延时时间步 长调节精确到帧。
实用新型内容为此，本实用新型的目的是提供一种高清固态延时器，延时时间由0到120秒调 整，延时时间步长调节精确到帧，具有延时时间长，切换速度快的显著特点；同时支持辅助 信号输入；提供直通、延时、辅助信号切换选择，当进行延时信号静音和主备信号切换时，根 据操作者的反应时间，可以设定延时时间提前量。为实现上述目的，本实用新型所采用的技术方案为一种高清固态延时器，包括信 号输入输出接口模块、信号处理模块、信号延时模块、存储模块、I2C模块及外部控制模块， 所述信号输入输出接口模块和外部控制单元分别同所述信号处理模块连接，所述信号延时 模块分别同所述信号处理模块、存储模块连接，所述I2C模块分别同所述信号处理模块、信 号延时模块连接，用于设定延时时间，所述信号处理模块为主FPGA处理器，所述信号延时 模块为从FPGA处理器，所述从FPGA处理器同所述存储模块连接；所述输入输出接口模块将接收的信号通过主FPGA处理器和从FPGA处理器处理， 然后通过所述输入输出接口模块将信号进行直通或延时输出。所述主FPGA处理器包括输入信号的串并转换模块、帧同步控制模块及输出信号 的并串转换模块、信号切换模块；所述从FPGA处理器至少设有两个，所述从FPGA处理器之间相串联，每个从FPGA 处理器内设有一个延时控制模块，所述延时控制模块分别同所述存储模块一一对应连接；所述串并转换模块同所述的帧同步控制模块相连，所述并串转换模块同所述的帧同步控制模块相连，所述输入信号的串并转换模块、输出信号的并串转换模块与所述的输 入输出接口模块相连，帧同步控制模块与I2C模块、从FPGA模块、信号切换模块相连，所述 信号切换模块与所述外部控制模块连接。所述外部控制模块包括同所述信号切换模块相连的按键模块、DSP网络控制模块 及单片机，所述DSP网络控制模块同所述输入输出接口模块连接，所述单片机分别同所述 的主FPGA处理器、DSP网络控制模块及I2C模块连接。所述信号输入输出模块包括六个BNC视频接口，分别为主SDI信号输入接口、辅助 SDI信号输入接口、BB信号输入接口、延时前监看接口、延时后信号输出接口和带有掉电直 通输出接口。所述的存储模块为带有存储读写功能的DDR2内存条，每个存储模块上设有两个 DDR2内存条，，所述延时控制模块同所述DDR2内存条相连，分别用于数据的存储和读写。本实用新型的上述技术方案相比现有技术具有以下优点高清固态延时器是对高清SDI视频信号(支持嵌入SDI信号)进行延时处理的设 备。延时时间由0到120秒调整，延时时间步长调节精确到帧，具有延时时间长，切换速度 快的显著特点；同时支持辅助信号输入；提供直通、延时、辅助信号切换选择，当进行延时 信号静音和主备信号切换时，根据操作者的反应时间，可以设定延时时间提前量。高清固态延时器支持高标清信号自适应判别，支持行相位、场相位调整和帧同步 功能，内置32Bits全数字DSP芯片处理及专业的高速缓存硬件，确保高质量的信号指标；支 持多种控制方式以及SNMP协议。IRU机箱机构，安装简单方便，标配冗余电源，支持掉电后信号环通输出功能，支持 延时前和延时后的信号同时独立输出功能，适用于演播室、播控机房等场合。
为了使本实用新型的内容更容易被清楚的理解，下面根据本实用新型的具体实施 例并结合附图，对本实用新型作进一步详细的说明，其中图1为本实用新型电子管理系统框图；图2为图1中主、从FPGA处理器内部及外部连接关系框图。
具体实施方式
本实用新型的高清固态延时器包括信号输入输出接口模块、信号处理模块、信号 延时模块、存储模块、I2C模块及外部控制模块，所述信号输入输出接口模块和外部控制单 元分别同所述信号处理模块连接，所述信号延时模块分别同所述信号处理模块、存储模块 连接，所述I2C模块分别同所述信号处理模块、信号延时模块连接，用于设定延时时间，所 述信号处理模块为主FPGA处理器，主FPGA处理器包括输入信号的串并转换模块、帧同步 控制模块及输出信号的并串转换模块、信号切换模块；信号延时模块为从FPGA处理器，从 FPGA处理器同所述存储模块连接；输入输出接口模块将接收的信号通过主FPGA处理器和 从FPGA处理器处理，然后通过所述输入输出接口模块将信号进行直通或延时输出。其中的 从FPGA处理器至少设有两个，从FPGA处理器之间相串联，每个从FPGA处理器内设有一个 延时控制模块，延时控制模块分别同存储模块一一对应连接；外部控制模块包括同所述信
4号切换模块相连的按键模块、DSP网络控制模块及单片机，DSP网络控制模块同所述输入输 出接口模块连接，单片机分别同所述的主FPGA处理器、DSP网络控制模块及I2C模块连接。主、从FPGA处理器内部及外部连接关系框图见图2。串并转换模块同帧同步控制 模块相连，并串转换模块同帧同步控制模块相连，输入信号的串并转换模块、输出信号的并 串转换模块与输入输出接口模块相连，帧同步控制模块与I2C模块、从FPGA模块、信号切换 模块相连，信号切换模块与所述外部控制模块连接。信号输入输出模块包括六个BNC视频接口，分别为主SDI信号输入接口、辅助SDI 信号输入接口、BB信号输入接口、延时前监看接口、延时后信号输出接口和带有掉电直通输 出接口。存储模块为带有存储读写功能的DDR2内存条，每个存储模块上设有两个DDR2内 存条，所述延时控制模块同所述DDR2内存条相连，分别用于数据的存储和读写。如图1和图2所示，图中共设有一个主FPGA、三个从FPGA、三组共6根DDR2内存 条、DSP网络控制模块、单片机、I2C模块、按键、IXD模块以及电源模块组成。其相互连接关 系为电源模块分别与信号输入输出接口模块、一个主FPGA处理器、三个从FPGA处理器、6 根DDR2内存条、DSP、单片机、I2C模块、按键、IXD模块相连，I2C模块分别与主FPGA处理 器、三个从FPGA处理器、单片机，主FPGA处理器与信号输入输出接口模块、三个从FPGA处 理器、单片机、按键模块相连，三个从FPGA每一个均连接一组共2根DDR2内存条，DSP网络 控制模块与单片机及信号输入输出接口模块相连，单片机另与LCD模块相连。DSP网络控制模块采用SNMP协议，实现设备内部参数和设备状态的查看。单片机 与I2C模块、LCD模块相连，实现各参数值的调整及液晶菜单的显示。主FPGA处理器采用Altera公司的大规模FPGA芯片作为核心处理器件，主要实现 输入信号的串并转换、帧同步、按键控制、I2C的配置与通信、信号切换的控制以及输出信号 的并串转换的功能。三个从FPGA均采用Altera公司的大规模FPGA芯片作为核心处理器件，主要实现 视频数据的延时控制以及I2C的配置与通信。6根DDR2内存条容量为2G或4G，主要实现 数据的存取。DSP采用Philips公司的DSP芯片，主要用于实现网络的监看。单片机采用Philips公司的芯片，主要用于IXD的控制以及I2C的通信。上述按键模块和LCD模块分布在前面板，延时器总共包含四个功能按键，分别是 是BYPASS、DELAY、MUTE和AUX，均连到主FPGA上，在主FPGA的控制下，实现信号的切换。 IXD主要用于将延时器各参数值直观地显示出来。上述信号输入输出模块包含了 6个BNC视频接口，分别主SDI、辅助SDI信号以及 BB信号的输入，三个输出接口中，一个用于延时前监看，另外两个用于延时后输出，其中一 个还带有掉电直通功能。输入输出接口还包括一个与遥控面板相连的DB25接口以及网络 接口，可通过连接网线实现网络监看。外部输入的高清SDI信号通过后面板上的主输入信号接口进入延时器后，分为两 路，一路直接环出，用作延时前信号监看，一路经过均衡后进入主FPGA处理器。主FPGA处 理器中的串并转换模块将输入的串行SDI信号转换成20位的并行数据，用于帧同步和延时处理。帧同步由主FPGA处理器内的帧同步控制模块完成。首先对解串后的并行数据进行视音频分离，以外部输入的同步时钟为基准，结合通过I2C模块传送过来的行场相位调 节值，对视频数据和音频数据进行单独同步处理，处理完后再将音频数据嵌入到视频数据 中。经过帧同步后的数据分为两路，一路用于直通状态下的输出，一路用于延时。视频数据的延时在从FPGA处理器中完成。从主FPGA处理器传过来的经帧同步后 的视频数据，在延时控制模块及I2C模块的控制下，依次进入三个FPGA处理器，进行延时， 延时时间值从I2C模块获得。延时实现的方法是将数据写入DDR2中，再读出，利用读出和 写入的时间差，实现视频数据的延时输出。系统总共包含三组DDR2内存条，每一个从FPGA 处理器分别控制一组内存条，每组内存条能实现的延时时间相等，设为T，则延时器能实现 的最大延时为3T，T值的大小由所采用的内存条容量大小决定。当设置的延时时间小于或 等于T时，只对第一组内存条进行读写即可；当设置的延时时间大于T而小于或等于2T时， 第一组内存条写满后，还需对第二组进行读写；当延时时间大于2T时，第三组内存条也需 参与工作。延时后的数据传回主FPGA处理器中进行后续处理。高清固态延时器共包含四个功能按键，分别是BYPASS、DELAY、MUTE和AUX，四个按 键的控制信号都连到主FPGA上，由主FPGA进行控制。其中，前面三个按键只对主输入信号 起作用，AUX用于选择插入辅助输入信号。当按下BYPASS键时，进入直通状态，将进行帧同 步后的数据由并串转换模块转换成串行SDI信号后输出；当按下DELAY键时，对延时后的并 行数据进行并串转换后输出；当按下MUTE键，根据设置的MUTE操作的提前量，对延时后的 数据进行静音处理后再进行并串转换然后输出；当按下AUX键时，根据设置的AUX操作的提 前量，时间到后插入辅助信号。输出信号的切换由主FPGA中的信号切换模块完成。显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对 于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或 变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或 变动仍处于本实用新型创造的保护范围之中。
权利要求1.一种高清固态延时器，包括信号输入输出接口模块、信号处理模块、信号延时模块、 存储模块、I2C模块及外部控制模块，所述信号输入输出接口模块和外部控制单元分别同 所述信号处理模块连接，所述信号延时模块分别同所述信号处理模块、存储模块连接，所述 I2C模块分别同所述信号处理模块、信号延时模块连接，用于设定延时时间，其特征在于所述信号处理模块为主FPGA处理器，所述信号延时模块为从FPGA处理器，所述从FPGA 处理器同所述存储模块连接；所述输入输出接口模块将接收的信号通过主FPGA处理器和从FPGA处理器处理，然后 通过所述输入输出接口模块将信号进行直通或延时输出。
2.根据权利要求1所述的高清固态延时器，其特征在于所述主FPGA处理器包括输入信号的串并转换模块、帧同步控制模块及输出信号的并 串转换模块、信号切换模块；所述从FPGA处理器至少设有两个，所述从FPGA处理器之间相串联，每个从FPGA处理 器内设有一个延时控制模块，所述延时控制模块分别同所述存储模块一一对应连接；所述串并转换模块同所述的帧同步控制模块相连，所述并串转换模块同所述的帧同步 控制模块相连，所述输入信号的串并转换模块、输出信号的并串转换模块与所述的输入输 出接口模块相连，帧同步控制模块与I2C模块、从FPGA模块、信号切换模块相连，所述信号 切换模块与所述外部控制模块连接。
3.根据权利要求1或2所述的高清固态延时器，其特征在于所述外部控制模块包括同所述信号切换模块相连的按键模块、DSP网络控制模块及单 片机，所述DSP网络控制模块同所述输入输出接口模块连接，所述单片机分别同所述的主 FPGA处理器、DSP网络控制模块及I2C模块连接。
4.根据权利要求3所述的高清固态延时器，其特征在于所述信号输入输出模块包括六个BNC视频接口，分别为主SDI信号输入接口、辅助SDI 信号输入接口、BB信号输入接口、延时前监看接口、延时后信号输出接口和带有掉电直通输 出接口。
5.根据权利要求4所述的高清固态延时器，其特征在于所述的存储模块为带有存储读写功能的DDR2内存条，每个存储模块上设有两个DDR2 内存条，所述延时控制模块同所述DDR2内存条相连，分别用于数据的存储和读写。
专利摘要本实用新型涉及一种高清固态延时器，包括信号输入输出接口模块、信号处理模块、信号延时模块、存储模块、I2C模块及外部控制模块，信号输入输出接口模块和外部控制单元分别同信号处理模块连接，信号延时模块分别同所述信号处理模块、存储模块连接，I2C模块分别同信号处理模块、信号延时模块连接，信号处理模块为主FPGA处理器，信号延时模块为从FPGA处理器，从FPGA处理器同所述存储模块连接；输入输出接口模块将接收的信号通过主FPGA处理器和从FPGA处理器处理，然后通过输入输出接口模块将信号进行直通或延时输出；本实用新型的固态延时器能实现延时时间由0到120秒调整，延时时间步长调节精确到帧，具有延时时间长，切换速度快的显著特点。
文档编号H04N7/015GK201887878SQ201020621810
公开日2011年6月29日 申请日期2010年11月24日 优先权日2010年11月24日
发明者侯山峰, 崔彬彬, 李栋成 申请人:北京格非科技发展有限公司